【技术实现步骤摘要】
一种氮化物势垒应力调制器件及其制备方法
[0001]本专利技术属于微电子
，具体涉及一种氮化物势垒应力调制器件 及其制备方法。
技术介绍
[0002]随着科技水平的提高，现有的第一、二代半导体材料已经无法满足更 高频率、更高功率电子器件的需求，而基于氮化物半导体材料的电子器件 则可满足这一要求，大大提高了器件性能，使得以GaN为代表的第三代半 导体材料在微波毫米波器件制造中有了广泛的应用。GaN是一种新型宽禁 带化合物半导体材料，具有许多硅基半导体材料所不具备的优良特性，如 宽禁带宽度，高击穿电场，以及较高的热导率，且耐腐蚀，抗辐射等。随 着现代化移动通信和卫星、雷达系统的发展，器件需要在高频率的工作条 件下具有很好的工作性能。得益于GaN材料高的巴利加品质因子(BaligaFigure of Merit简称，BFOM)，即GaN材料具有更高的击穿电压和更低的 通态电阻，因此GaN材料在功率输出方面也表现出很大的发展潜力。
[0003]为了修复表面缺陷增强器件对外来离子玷污的阻挡能力，在GaN器件 工艺中常采用...
【技术保护点】
【技术特征摘要】
1.一种氮化物势垒应力调制器件的制备方法，其特征在于，包括：在衬底层上依次生长成核层、缓冲层、复合沟道层、氮化物势垒层和第一钝化层；其中，生长的所述第一钝化层具有张应力，与所述氮化物势垒层的压电极化方向相同；刻蚀包括所述衬底层、所述成核层、所述缓冲层、所述复合沟道层、所述氮化物势垒层和所述第一钝化层整体结构中的所述第一钝化层、所述氮化物势垒层和所述复合沟道层直至所述缓冲层内，形成器件之间的隔离；刻蚀所述第一钝化层在所述氮化物势垒层的上表面的两端形成源电极区域和漏电极区域，并分别在所述源电极区域和所述漏电极区域上形成源电极和漏电极；在所述第一钝化层上生长第二钝化层；其中，生长的所述第二钝化层具有张应力，与所述氮化物势垒层的压电极化方向相同；刻蚀所述第二钝化层和所述第一钝化层的中间位置直至所述氮化物势垒层的上表面形成栅槽；在所述栅槽内和部分所述第二钝化层上沉积栅电极金属形成T型栅电极；刻蚀未被所述T型栅电极覆盖的所述第二钝化层和所述第一钝化层直至所述氮化物势垒层的上表面形成凹槽；在所述凹槽内、所述源电极、所述漏电极和所述T型栅电极上生长第三钝化层；其中，生长的所述第三钝化层具有压应力，与所述氮化物势垒层的压电极化方向相反；刻蚀所述源电极、所述漏电极和所述T型栅电极上的第三钝化层的中间位置直至所述源电极、所述漏电极和所述T型栅电极的上表面，分别在所述源电极、所述漏电极和所述T型栅电极上沉积互联金属，以完成氮化物势垒应力调制器件的制备。2.根据权利要求1所述的氮化物势垒应力调制器件的制备方法，其特征在于，所述在衬底层上依次生长成核层、缓冲层、复合沟道层、氮化物势垒层和第一钝化层，包括：利用MOCVD工艺在所述衬底层上生长厚度为40nm～80nm的AlN成核层；利用MOCVD工艺在所述AlN成核层上生长厚度为800nm～1200nm的GaN或AlGaN缓冲层；利用MOCVD工艺在所述GaN或AlGaN缓冲层上生长厚度为7nm～14nm的InGaN/GaN复合沟道层；其中，InGaN沟道层的厚度为5nm～10nm、In组分为5％～10％，GaN沟道层的厚度为2nm～4nm；利用MOCVD工艺在所述InGaN/GaN复合沟道层上生长厚度为6nm～15nm的AlN或AlGaN或In
0.17
Al
0.83
N氮化物势垒层；其中，AlGaN中Al组分不低于60％；利用MOCVD工艺在所述AlN或AlGaN或InAlN氮化物势垒层上生长厚度为10nm～20nm的SiN第一钝化层。3.根据权利要求1所述的氮化物势垒应力调制器件的制备方法，其特征在于，所述分别在所述源电极区域和所述漏电极区域上形成源电极和漏电极，包括：分别在所述源电极区域和所述漏电极区域上从下至上沉积Ti、Al、Ni和Au四层金属形成源电极和漏电极。4.根据权利要求1所述的...
【专利技术属性】
技术研发人员：杨凌，马晓华，芦浩，邓龙格，侯斌，朱青，武玫，张濛，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。