一种终端结构及半导体器件制造技术

本申请公开了一种终端结构及半导体器件，终端结构包括第一导电类型的漂移区，漂移区设置有沟槽、第一导电类型的掺杂区和第二导电类型的第一体区，沟槽包括第一深度区、第二深度区和第三深度区；第一深度区填充介电材料，介电材料中插入第一电极，第二深度区设置有第一多晶硅场板；第一多晶硅场板和第一电极连接第二电极，第三深度区设置有第二多晶硅场板，掺杂区和第二多晶硅场板上设置截止环。该终端结构，第一多晶硅场板防止第一体区与漂移区形成的PN结被提前击穿，第一电极防止第一深度区的底部角落处被提前击穿，第二多晶硅场板防止击穿发生在截止环。该结构在提升终端结构耐压的同时，使终端结构的面积减小。使终端结构的面积减小。使终端结构的面积减小。

【技术实现步骤摘要】
一种终端结构及半导体器件


[0001]本申请涉及半导体器件
，具体涉及一种终端结构及半导体器件。

技术介绍

[0002]功率半导体器件是电力电子电路中的核心器件之一，广泛应用于电机驱动器、汽车、电源等。功率器件包括除用于导流的有源区外，还包括位于有源区外围的非有源区(即终端区)。终端区是用于缓解结曲率效应，以保证有源区的击穿电压，防止器件在芯片边缘处击穿，确保器件在恶劣的工作环境下不受外界影响。
[0003]传统的终端结构包括场板、场限环、结终端扩展、横向变掺杂和阻性长板等。传统包括场限环或场板的终端结构，特别是高耐压等级的终端结构，尺寸过大。结终端扩展和横向变掺杂的结构，虽然终端结构长度较小，但由于表面浓度低，其容易受表面电荷影响。在恒定的电流密度下，有源区的面积将随着电流额定值的降低线性减小，而终端的宽度几乎没有改变，导致小尺寸芯片的终端区面积占总芯片面积比例大幅增加，从而使成本急剧上升。
[0004]现有的一种深沟槽终端结构，其沟槽深度大，从漂移区一直延伸至衬底区域，该终端结构长度虽然可以大幅减小，但该深沟槽终端结构在沟槽附近电场高，击穿发生在终端区，影响器件长期可靠性。此外，由于沟槽深度大，需延伸至衬底区域，进一步限制了该终端结构的应用范围。

技术实现思路

[0005]鉴于此，本申请提供了一种终端结构及半导体器件，以解决现有的深沟槽终端结构容易在沟槽附近发生击穿的问题。
[0006]本申请实施例提供的一种终端结构，包括第一导电类型的漂移区，所述漂移区设置有沟槽，所述沟槽的两侧分别设有第一导电类型的掺杂区和第二导电类型的第一体区；
[0007]所述沟槽的表面设置有第一氧化层；
[0008]所述沟槽为T型沟槽，包括第一深度区、第二深度区和第三深度区，所述第二深度区位于所述第一深度区与所述第一体区之间，所述第三深度区位于所述第一深度区与所述掺杂区之间，所述第二深度区的深度和所述第三深度区的深度均小于所述第一深度区的深度，且大于所述第一体区的结深；
[0009]所述第一深度区填充有介电材料，所述介电材料中插入有第一电极，所述第二深度区设置有第一多晶硅场板，所述第三深度区设置有第二多晶硅场板，所述第一多晶硅场板的宽度大于等于所述第一电极的宽度；
[0010]所述第一体区上设置有第二电极，所述第二电极靠近所述沟槽的一端分别与所述第一多晶硅场板和所述第一电极连接；
[0011]所述第一体区与所述第二电极之间设置有第二氧化层，所述第二氧化层远离所述沟槽的一端相对所述第一体区内缩；
[0012]所述掺杂区及所述第二多晶硅场板上设置有截止环，所述截止环与所述第二电极之间设置有第三氧化层。可选的，所述终端结构还包括第二导电类型的第二体区，所述第二体区通过所述第一氧化层分别与所述第一深度区以及所述第二深度区紧邻设置。
[0013]可选的，所述第一电极的插入深度大于所述第二深度区或第三深度区的深度。
[0014]可选的，所述第二深度区的深度等于所述第三深度区的深度。
[0015]可选的，所述漂移区的底部设有衬底。
[0016]可选的，所述沟槽由所述漂移区的顶部向底部延伸，且所述第一深度区的深度小于所述漂移区的深度。
[0017]可选的，所述第一深度区靠近所述第一体区一侧的边缘与所述第一电极的距离为0.2～5um。
[0018]可选的，所述第一导电类型为N型导电，所述第二导电类型为P型导电；
[0019]或所述第一导电类型为P型导电，所述第二导电类型为N型导电。
[0020]可选的，所述介电材料为苯并环丁烯树脂。
[0021]本申请实施例还提供了一种半导体器件，其特征在于，包括如上所述各实施例的终端结构。
[0022]如上所述，本申请实施例的终端结构，在漂移区设置有T型的沟槽，沟槽包括第一深度区、第二深度区和第三深度区，第二深度区中设置有第一氧化层和第一多晶硅场板，第一多晶硅场板构成一级场板，一级场板可在第二深度区的角落处引入一个电场峰值，降低了第一体区与漂移区形成的PN结处的电场，防止PN结处被提前击穿；
[0023]第一深度区设置有第一氧化层和介电材料，介电材料中插入有第一电极，第二深度区的一侧设置有第一体区，第一体区上设置有第二电极，第二电极将第一多晶硅场板和第一电极短接，实现电位相同；第一电极构成二级场板，二级场板在与第一电极的末端大致平齐的第一深度区的边缘处引入一个电场峰值，降低了第一深度区的底部角落处的电场，防止第一深度区的底部角落处被提前击穿。
[0024]第三深度区设置有第一氧化层和第二多晶硅场板，第三深度区的一侧设置有掺杂区，掺杂区及第二多晶硅场板上设置有截止环，截止环与第二多晶硅场板连接，实现电位相等，可以平衡第一多晶硅场板产生的电场，降低第一深度区靠近第二深度区一侧边缘的电场，防止击穿发生在截止环区域，截止环与第二电极之间设置有隔离电位的第三氧化层。沟槽表面的电场分布比现有的沟槽终端结构更加均匀，从而获得理想的平面击穿电压。此外，第一氧化层和介电材料提高了沟槽内电场强度，从而可以减小功率器件终端尺寸。与传统的终端结构相比，本申请实施例的T型沟槽终端结构，尺寸小，耐压性更好。
附图说明
[0025]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1是本申请实施例的一种终端结构示意图；
[0027]图2是图1的终端结构电场分布示意图；
[0028]图3是本申请实施例的另一种终端结构示意图；
[0029]图4是本申请实施例提供的终端结构的制作方法的流程示意图。
具体实施方式
[0030]下面通过实施例对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
[0031]本申请实施例提供了一种终端结构，如图1所示，该终端结构包括第一导电类型的漂移区1，漂移区1设置有沟槽2，沟槽2的两侧分别设有第一导电类型的掺杂区12和第二导电类型的第一体区11。在其中一个实施例中，漂移区1可以采用单晶硅、碳化硅、砷化镓、磷化铟和锗硅中的至少一种进行制作。另外，第一导电类型可以是P型导电，相应地第二导电类型是N型导电。在其他实施例中，第一导电类型可以是N型导电，相应地第二导电类型是P型导电。
[0032]以第一导电类型是N型导电、第二导电类型是P型导电为例，该终端结构包括N型漂移区1，N型漂移区1上设置有P型导电的第一体区(下文称为第一P型区)11、N型导电的掺杂区(下文称为N+区)12和沟槽2，沟槽2位于第一P型区11和N+区12之间，在其中一个实施例中，第一P型区11位于沟槽2的左侧，N+区12位于沟槽本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种终端结构，包括第一导电类型的漂移区，其特征在于，所述漂移区设置有沟槽，所述沟槽的两侧分别设有第一导电类型的掺杂区和第二导电类型的第一体区；所述沟槽的表面设置有第一氧化层；所述沟槽为T型沟槽，包括第一深度区、第二深度区和第三深度区，所述第二深度区位于所述第一深度区与所述第一体区之间，所述第三深度区位于所述第一深度区与所述掺杂区之间，所述第二深度区的深度和所述第三深度区的深度均小于所述第一深度区的深度，且大于所述第一体区的结深；所述第一深度区填充有介电材料，所述介电材料中插入有第一电极，所述第二深度区设置有第一多晶硅场板，所述第三深度区设置有第二多晶硅场板，所述第一多晶硅场板的宽度大于等于所述第一电极的宽度；所述第一体区上设置有第二电极，所述第二电极靠近所述沟槽的一端分别与所述第一多晶硅场板和所述第一电极连接；所述第一体区与所述第二电极之间设置有第二氧化层，所述第二氧化层远离所述沟槽的一端相对所述第一体区内缩；所述掺杂区及所述第二多晶硅场板上设置有截止环，所述截止环与所述第二电极之间设置有第三氧化层。2.根据权利要求1所述的终端结构，其特征在于，所述终端结构还...

【专利技术属性】
技术研发人员：李伟聪，林泳浩，姜春亮，王雯沁，
申请(专利权)人：珠海市浩辰半导体有限公司，
类型：新型
国别省市：