基于自对准技术的VCSEL芯片柱面刻蚀方法及其应用技术

本发明专利技术公开了基于自对准技术的VCSEL芯片柱面刻蚀方法及其应用。该VCSEL芯片柱面刻蚀方法包括：在衬底上逐层形成N接触层、NDBR层、有源层、氧化层、PDBR层和P接触层，P接触层上形成有金属圆环；对金属圆环外缘外的区域进行刻蚀，以便在金属圆环下方刻蚀出柱形面并裸露出氧化层，其中，刻蚀利用金属圆环做硬掩膜层，并利用中心掩膜层遮挡金属圆环的中空位置，中心掩膜层的边缘位于金属圆环的外缘和内缘之间。该方法不仅工艺简单，便于实施，而且采用自对准工艺，掩膜层中心无需正对圆环中心，减小了对套刻精度的依赖，能够大大提高VCSEL芯片的质量和成品率，有效克服了光刻套刻精度问题带来的氧化孔偏移的风险。来的氧化孔偏移的风险。来的氧化孔偏移的风险。

【技术实现步骤摘要】
基于自对准技术的VCSEL芯片柱面刻蚀方法及其应用


[0001]本专利技术属于芯片领域，具体而言，涉及基于自对准技术的VCSEL芯片柱面刻蚀方法及其应用。

技术介绍

[0002]目前VCSEL器件工艺在柱面刻蚀工序中需要用光刻胶做掩膜，用干法刻蚀的方法刻蚀出圆形柱面。但由于光刻工艺过程存在一定的套刻精确度问题，会出现柱面光刻显影后圆形掩膜图形的中心位置偏离金属圆环中心的问题。进而导致后续的氧化工艺完成后氧化孔中心位置偏离金属圆环中心，造成金属圆环遮挡激射光束，引起激光功率下降，光斑形状畸变。

技术实现思路

[0003]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出基于自对准技术的VCSEL芯片柱面刻蚀方法及其应用。该VCSEL芯片柱面刻蚀方法不仅工艺简单，便于实施，而且采用自对准工艺，掩膜层中心无需正对圆环中心，减小了对套刻精度的依赖，能够大大提高VCSEL芯片的质量和成品率，有效克服了光刻套刻精度问题带来的氧化孔偏移的风险。
[0004]根据本专利技术的第一个方面，本专利技术提出了一种VCSEL芯片柱面刻蚀方法。根据本专利技术的实施例，该方法包括：
[0005](1)在衬底上逐层形成N接触层、NDBR层、有源层、氧化层、PDBR层和P接触层，所述P接触层上形成有金属圆环；
[0006](2)对所述金属圆环外缘外的区域进行刻蚀，以便在所述金属圆环下方刻蚀出柱形面并裸露出所述氧化层，
[0007]其中，所述刻蚀利用所述金属圆环做硬掩膜层，并利用中心掩膜层遮挡所述金属圆环的中空位置，所述中心掩膜层的边缘位于所述金属圆环的外缘和内缘之间。
[0008]本专利技术上述实施例的VCSEL芯片柱面刻蚀方法至少具有以下优点：1、利用已存在的金属圆环做硬掩膜，再使用小于圆环外径的掩膜层遮挡住圆环中空位置作为中心部分的掩膜，其中，金属圆环中心部分的掩膜只需遮挡住圆环中空部分且不溢出圆环外径即可，而由于中间部分掩膜层的尺寸小于金属圆环外径，因此无需正对圆环中心，减小了对套刻精度的依赖，由此可以实现柱面刻蚀的自对准工艺，从而即便套刻出现左右偏移，也可保证后续氧化层非氧化区的中心对准出光窗口中心，避免被金属圆环遮挡；2、该方法不仅工艺简单，便于实施，还能够大大提高VCSEL芯片的质量和成品率。
[0009]另外，根据本专利技术上述实施例的VCSEL芯片柱面刻蚀方法还可以具有如下附加的技术特征：
[0010]在本专利技术的一些实施例中，所述中心掩膜层为圆形，所述中心掩膜层的直径大于所述金属圆环的内径且小于所述金属圆环的外径。
[0011]在本专利技术的一些实施例中，所述中心掩膜层为光刻胶层。
[0012]在本专利技术的一些实施例中，步骤(2)中，在所述金属圆环的中空位置和所述金属圆环外缘外的所述PDBR层上分别覆盖光刻胶层，以便在所述金属圆环下方刻蚀出柱形面。
[0013]在本专利技术的一些实施例中，所述刻蚀延伸至所述有源层。
[0014]在本专利技术的一些实施例中，所述衬底为GaAs衬底，所述有源层为MQW量子阱有源层。
[0015]根据本专利技术的第二个方面，本专利技术提出了一种制备VCSEL芯片的方法。根据本专利技术的实施例，该方法包括：上述VCSEL芯片柱面刻蚀方法。相对于现有技术，该方法不仅工艺简单，而且最终制得的VCSEL芯片中氧化层非氧化区的中心始终正对出光窗口中心，VCSEL芯片激光功率稳定。
[0016]在本专利技术的一些实施例中，制备VCSEL芯片的方法进一步包括：对所述柱形面裸露出的氧化层进行氧化，以便使所述氧化层自外向内氧化，并在所述金属圆环下方形成一部分非氧化区；和/或，去除除所述金属圆环外的掩膜层。
[0017]根据本专利技术的第三个方面，本专利技术提出了一种VCSEL芯片。根据本专利技术的实施例，该VCSEL芯片采用上述VCSEL芯片柱面刻蚀方法或采用上述制备VCSEL芯片的方法制得。相对于现有技术，该VCSEL芯片的激光功率更稳定。
[0018]根据本专利技术的第四个方面，本专利技术提出了一种电子器件。根据本专利技术的实施例，该电子器件包括上述VCSEL芯片。相对于现有技术，该电子器件的稳定性更好，可靠性更高。
[0019]本专利技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。
附图说明
[0020]本专利技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0021]图1是根据本专利技术一个实施例的VCSEL芯片柱面刻蚀方法流程图。
[0022]图2是根据本专利技术一个实施例的采用常规工艺正常完成全结构外延片柱面刻蚀并氧化后的截面示意图。
[0023]图3是根据本专利技术一个实施例的采用常规工艺曝光套刻异常完成全结构外延片柱面刻蚀并氧化后的截面示意图。
[0024]图4是根据本专利技术一个实施例的VCSEL芯片柱面刻蚀方法完成全结构外延片柱面刻蚀并氧化后的截面示意图。
具体实施方式
[0025]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0026]在本专利技术的描述中，需要理解的是，术语“中心”、“厚度”、“上”、“下”、“内”、“外”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方
位构造和操作，因此不能理解为对本专利技术的限制。此外，在本专利技术中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
[0027]根据本专利技术的第一个方面，本专利技术提出了一种VCSEL芯片柱面刻蚀方法。根据本专利技术的实施例，该方法采用本自对准工艺，有效克服了光刻套刻精度问题带来的氧化孔偏移的风险。下面参考图1～4对本专利技术实施例的VCSEL芯片柱面刻蚀方法进行详细描述。
[0028](1)在衬底上逐层形成N接触层、NDBR层、有源层、氧化层、PDBR层和P接触层，P接触层上形成有金属圆环
[0029]根据本专利技术的实施例，N接触层、NDBR层、有源层、氧化层、PDBR层和P接触层按照层状结构依次生长在GaAs衬底上，其中，衬底可以为GaAs衬底，有源层可以为MQW量子阱有源层。其中，结合图4所示的VCSEL芯片完成全结构外延片柱面刻蚀并氧化后的截面示意图理解，1为衬底；2为N接触层，作用是形成N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种VCSEL芯片柱面刻蚀方法，其特征在于，包括：(1)在衬底上逐层形成N接触层、NDBR层、有源层、氧化层、PDBR层和P接触层，所述P接触层上形成有金属圆环；(2)对所述金属圆环外缘外的区域进行刻蚀，以便在所述金属圆环下方刻蚀出柱形面并裸露出所述氧化层，其中，所述刻蚀利用所述金属圆环做硬掩膜层，并利用中心掩膜层遮挡所述金属圆环的中空位置，所述中心掩膜层的边缘位于所述金属圆环的外缘和内缘之间。2.根据权利要求1所述的方法，其特征在于，所述中心掩膜层为圆形，所述中心掩膜层的直径大于所述金属圆环的内径且小于所述金属圆环的外径。3.根据权利要求1或2所述的方法，其特征在于，所述中心掩膜层为光刻胶层。4.根据权利要求3所述的方法，其特征在于，步骤(2)中，在所述金属圆环的中空位置和所述金属圆环外缘外的所述PDBR层上分别覆盖光刻...

【专利技术属性】
技术研发人员：王光辉，王青，江蔼庭，吕朝晨，赵风春，钱旭，
申请(专利权)人：华芯半导体科技有限公司，
类型：发明
国别省市：