多层陶瓷电容网络元件制造技术

多层陶瓷电容网络元件，即多层陶瓷叠片电容网络元件，其特征为至少有二层以上内电极由介电陶瓷隔开，许多单层陶瓷电容器片互相重叠并联而成电容网络各单元芯片，每一单层内电极由两个以上互相平行的内电极单元排列组成，将Ａ端多个电极引出端电气连接后引向Ｂ端作公用电极，在Ｂ端各电极引出处装配电极引线。制造元件烧结温度低，电容温度特性高，便于工业成批生产，用于微机及大规模集成电路的防噪声。（*该技术在1999年保护过期，可自由使用*）

【技术实现步骤摘要】

多层陶瓷电容网络元件，涉及用多层陶瓷叠片电容器，含有两个以上独立的多层陶瓷电容单元的电容网络。一般的陶瓷电容网络元件是平板结构，在陶瓷基片正面根据电容网络陈列n要求印制n－1个电容器，在陶瓷基片反面印制一大电极板作为对应电极的公用电极，介质层只有一层，工艺过程为丝网印刷、烧结、焊接引线、包封，电容量大小取决于陶瓷基片介电常数、基片厚度及电极图形有效面积，在版图设计好后，陶瓷基片介电常数及厚度的控制非常重要，直接影响容量对号率，这种陶瓷基片是高介瓷，介电常数高，烧结温度高达1300℃～1400℃，需用高温遂道炉烧结，电力消耗大，同时元件介电常数随烧结温度的变化影响，电容温度特性差。本技术的目的在于克服上述缺点，将平板结构的只有一层介质层的电容网络元件改为多层陶瓷介质层的多层陶瓷叠片电容网络元件。其特点为至少有二层以上内电极由介电陶瓷隔开，许多单层陶瓷电容器片互相重叠并联而成电容网络陈列芯片的各电容单元，每一单层内电极由两个以上的互相平行的内电极单元排列组成，将A端多个内电极引出端电气连接并引向B端与公用电极电气连接，在B端各电极引出处分别装配电极引线构成多层电容网络元件，其电气原理如图7所示，多个电容器单元A端电气联接，B端分别引出，其局部剖视图见图2，其中，标号1为公用电极，2为单个电极，3为介质，4为包封层，5为多个内电极公共端，其外形结构见图6所示，其中标号与图2相同的所示部件与图2相同，5为引线。上述多层陶瓷电容网络元件的优点如下其采用的介质材料为2C1、2C4、2B1等介电常数稍低的瓷料，元件烧结温度比之平板结构的电容网络元件所用材料烧结温度低，只要求900℃至1100℃，用中温遂道炉即可以生产；内电极面积的大小误差对容量的影响小一些；改变多层陶瓷网络元件芯片陈列个数、印叠层数、印刷面积即可以做成多种不同容量、不同陈列的多层陶瓷电容网络元件。例如，可以作成陈列为5、7、8个，叠片3层单个容量为100P～0.01μF的多层陶瓷电容网络元件，即是说采用多层印叠结构，使生产电容网络元件容易生产了，并且容量对号率增加了，电容温度特性提高了。其生产工艺见图1。将瓷料和粘合剂或溶剂称量后放入球磨机内球磨，作成铸膜浆料，经过流延或铸膜，介质粉料成为厚度一致的生胚膜片；预先配好电极浆料，在印叠联动机上边印制内电极和叠片，将印叠好的膜片热压，再切割成芯片，再排粘、烧结、印涂端头、焊接、封装、成品测量、打标志，检验入库，产品完成。 附图说明图1～图7中相同标号所表示的部件相同。图1为本技术多层陶瓷电容网络元件制造工艺流程图。图2为本技术多层陶瓷电容网络元件芯片局部剖视图，标号1为公用电极，2为单个电极，3为介质，4为包封层。图3为图2中沿A、B点剖视的断面图。图4为实施例的网络元件芯片印刷内电极图形。图5为实施例的网络元件芯片印刷内电极另一种图形。图6为图2中的网络元件外形结构图。图7为图2中的网络元件电气原理图。实施例的多层陶瓷电容网络元件的内电极单元陈列为7个，叠片介质层芯片为3层，引出脚为8个，参看图1至图7的说明，制造及元件数据见表A的Ⅱ型7个内电极。1.介质材料配制、球磨与铸膜。采用组别代号为2C1的碳酸钡瓷料，称量1kg。粘合剂配制钠稀酸树脂“5200”三氯乙烷敏化剂＝42535，称量0.6kg。将瓷料和粘合剂按10.6的比例混合、滚磨，然后在铸膜机上铸膜，膜厚30至50μm。2.配制电极浆料及印叠预先设计好版图，用丝网印刷工艺，用通常的钯银电极浆料作内电极浆料，在多层陶瓷印叠联动机上印叠，一边印刷一边叠片芯片印刷面积4.4×1.6(mm)，网络陈列为7，芯片外形尺寸为6.5×20.98(mm)，印叠层数3层，单个电容容量2200PF，其芯片印叠图形见图4、图5。图4或图5的图形可以任取一种进行印刷。图4为凸形，图5为矩形。3.排粘、烧结、成型，多层陶瓷电容网络元件生胚在多层陶瓷电容器切块机上按网络生坯尺寸6.5×20.98(mm)切割，然后将切割后的生坯放置在含锆菱镁矿垫板上，放进自动排粘炉内排粘，炉内温度从50℃～270℃逐渐升温，总共保温15小时，自然冷却10小时。将摆有排粘电容网络元件生坯的瓷板置于承烧板上，放入遂道炉传送带烧结，炉温1080℃烧结9小时。4.端电极金属化，在网络芯片上按图2所示，用钯银浆料将A端多个电极引出端涂复连通并涂复至B端公用电极。涂复各电极引出端和公用电极，待电极凉干后置于烧结炉内，炉温850℃保温半小时后自然冷却。5.装配焊接将端头金属化后的芯片按图6所示装配叉子引线，引线间距2.54mm，或用镀锡铜引线，焊接方法为浸焊，用三氯乙烯或丙酮进行焊接后的清洗，时间5～10分钟。6.包封采用酚醛环氧浸渍封装或者粉末流化包封，成品外形尺寸长L＝21mm、宽t＝7.5mm、厚H＝2.5mm。7.测量电容网络用HP4276ALCR测试仪，容量和损耗在1V直流电压和1KHz频率下进行测量，绝缘电阻在加上50V1mm电压1分钟后进行测量，测量结果在B表中给出。上述结构的多层陶瓷电容网络，可以在此网络基础上将网络元件尺寸从现有的5.4×1.6(mm)扩展到4.5×1.5(mm)、6.3×1.5(mm)三种型号，电容陈阵列从现在的n－1＝7扩展到5、8、9。叠片层数为3至13层，电容量扩展到100PF～0.01μF，采用2D4、2B1特性的瓷料便可以生产出不同尺寸、不同电容阵列，不同容量的多种特性电容网络元件，具体扩展数据见表A。电容网络元件应用于微型计算机和大规模集成电路(LSI)的防燥声，引线间距采用国际通用尺寸安装方便。表A为本技术的多层陶瓷电容网络元件的三种型号各种芯片尺寸、采用瓷料的介电常数、电极面积、容量、层数、电极个数(即阵列个数)表。表B为表A中Ⅱ型5.4×1.6(mm)、温度特性为2C1单个容量为2200PF的电容网络电参数测量结果，即为本技术的多层陶瓷电容网络元件电参数测量结果。可以看出本技术的多层陶瓷电容网络元件容量一致(每个阵列容量相等)、损耗小，绝缘电阻大。 表B 表B本文档来自技高网...

【技术保护点】
多层陶瓷电容网络元件，涉及多层陶瓷叠片电容器，含有两个以上的独立多层陶瓷电容单元的电容网络，其特征为：至少有二层以上的内电极由介电陶瓷隔开，许多单层陶瓷电容器片互相重叠并联而成电容网络陈列的各电容单元；每一单层内电极由两个以上的互相平行的内电极单元排列组成；将Ａ端多个电极引出端连在一起并引向Ｂ端作公用电极，在Ｂ端各电极引出处装配电极引线构成多层陶瓷电容网络元件；介质瓷料为电容温度特征为２Ｂ１、２Ｃ１、２Ｄ４瓷料。

【技术特征摘要】
1.多层陶瓷电容网络元件，涉及多层陶瓷叠片电容器，含有两个以上的独立多层陶瓷电容单元的电容网络，其特征为至少有二层以上的内电极由介电陶瓷隔开，许多单层陶瓷电容器片互相重叠并联而成电容网络陈列的各电容单元；每一单层内电极由两个以上的互相平行的内电极单元排列组成；将A端多个电极引出端连在一起并引向B端作公用电极，在B端各电极引出处装配电极引线构成多层陶瓷电容网络元件；介质瓷料为电容温度特征为2B1、2C1、2D4瓷料。2.根据权利要求1所述的多层陶瓷电容网络元件...

【专利技术属性】
技术研发人员：游钦禄，
申请(专利权)人：国营成都宏明无线电器材总厂，
类型：实用新型
国别省市：51[中国|四川]