一种叠层电容器（１０），其中设有：由多个电介质层（１２ａ）、第１导体层（２１）、第２导体层（２２）相互层叠而形成的大致长方体形状的电介质基体（１２）；以及在电介质基体（１２）的侧面中与层叠方向（Ｚ）平行的第１侧面（１２Ａ）上形成的第１端子电极（３１）和第２端子电极（３２）。第１导体层（２１）具有与第１端子电极（３１）连接的第１引出部（２１Ｌ），第２导体层（２２）具有与第２端子电极（３２）连接的第２引出部（２２Ｌ）。在与层叠方向（Ｚ）垂直的方向上第１引出部（２１Ｌ）和第２引出部（２２Ｌ）之间的距离ａ、位于层叠方向上电介质基体（１２）两端的导体层间的距离ｂ、第１侧面（１２Ａ）和第１导体层（２１）之间的间隙距离ｃ、导体层（２１、２２）的总数ｎ之间，有（ａ＋ｃ）／（ｂ×ｎ）≤０．０３５的关系成立。
【技术实现步骤摘要】
本专利技术涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是 涉及作为去耦电容器等所使用的叠层电容器。
技术介绍
近年，在供给LSI等的集成电路用的电源中，由于越来越向低电 压化发展，负荷电流在不断增大。因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许 值内变得非常困难。因此，如图2所示，就在电源102上连接被称 为去耦电容器的例如双端子结构的层叠陶瓷电容器100。而且，在负 荷电流瞬态变动时，从该层叠陶^:电容器100向CPU等的LSI104供 给电流，做到抑制电源电压的变动。但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变 动变得更高速且更大，图2所示的层叠陶瓷电容器100自身具有的 等效串联电感(ESL)已对电源电压的变动带来了大的影响。也就是说，在现在的层叠陶瓷电容器100中，由于ESL高，伴随 负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。这是因为负荷电流瞬态的电压变动用；F式1近似表示，ESL的高低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的 降低关联到将电源电压稳定化。dV=ESL di/dt…式1式中，dV是瞬态的电压变动(V), di是电流变动量(A), dt是变动 时间(秒)。作为谋求ESL降低的叠层电容器，已知的有特开2004-140183号 公报所揭示的叠层电容器。特开2004-140183号公报所揭示的叠层电 容器具有这样的结构导体层相对于基板接地面(电容器中与电路 基板相对的侧面)垂直地设置。依据该叠层电容器，可以将ESL降 低到250pH以下。但是，随着CPU工作频率的进一步提高，更加要 求ESL的降低。另外，由于最近IC的工作电压降至IV左右，在电 流变动di/dt约为1000A/iusec的条件下，必须将超电压dV设在± 60mV的范围内(IC的工作电压IV的容许范围±6%以内)。由此， 要求将ESL降低至60pH以下(根据式1, ESL=dV/(di/dt) = 60 x 10-3/1000/10-6 = 60pH)。作为使ESL降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个 导体层中方向不同的电流的流动。其结果，可以再降低ESL。但是，在多端子电容器中，必需准备多个导体层的图形，外部端子电极的数目增多，存在制造成本增高的问题。
技术实现思路
本专利技术是鉴于这样的实际情况所作的专利技术，其目的在于，提供无需多端子电极，能够以低制造成本大幅度降低ESL的叠层电容器。为达到上述目的，本专利技术的叠层电容器的特征在于，设有多个电介质层、第1导体层和第2导体层交互层叠而形成的大致长方体形状的电介质基体；在上述电介质基体的側面内，至少在相对于上述电介质层、第1导体层和第2导体层的层叠方向平行的第1侧面上形成的第1端子电才及；以及与上述第1端子电极分离而形成在第1侧面上的第2端子电极，上述第1导体层至少含有引出到所述第1侧面、与所述第1端子 电极连接的第1引出部，上述第2导体层至少含有引出到所述第1侧面、与所述第2端子 电极连接的第2引出部，在相对于上述层叠方向垂直的方向上的上述第1引出部和上述第 2引出部之间的距离，设为a,多个上述第1导体层和第2导体层中，位于上述层叠方向上上述 电介质基体的两端的导体层之间的距离，设为b，上述第1侧面和上述第1导^f本层之间的间隙距离或上述第1側面 和上述第2导体层之间的间隙距离，设为c，上迷笫1导体层和上述第2导体层的总数，设为n，则 (a + c) / (bxn) <0.035。在本专利技术的叠层电容器中，在第1侧面上第1端子电极和第2端 子电极已形成时，将上述第1侧面面对着电路基板设置。通过使叠层电容器具有满足(a + c) / (bxn)≤0.035的结构， 能够将层叠电容器的ESL降低到60pH以下。最好这样上述第1端子电极在上述电介质基体的侧面中跨越上 述第1侧面、与该第1侧面相只寸的第2側面以及与上述第1侧面和 上述第2侧面邻接且与上述电介质层的上述层叠方向平行的第3侧 面而形成，上述第2端子电极在上述电介质基体的側面中跨越上述第1侧 面、上述第2侧面以及与上述第3侧面相对的第4侧面而形成，上述第1引出部跨越上述第1侧面、上述笫2侧面以及上述第3 侧面而引出，并与上述第1端子电极连接，上述第2引出部跨越上述第1侧面、上述第2侧面以及上述第4 侧面而引出，并与上述第2端子电极连接。在跨越第1、第2及第3侧面这三个侧面而形成的第1端子电极 上连接第1导体层的第1引出部，从而增大了在第1端子电极和第1 导体层之间流过电流的通路截面积。其结果，能够减轻层叠电容器 整体的ESL。在跨越第1、第2及第4侧面这三个侧面而形成的第2端子电极 上连接第2导体层的第2引出部，从而增大了在第2端子电极和第2 导体层之间流过电流的通路截面积。其结果，能够减轻层叠电容器 整体的ESL。也就是，根据本专利技术的叠层电容器，能够如上所述地大幅度降低 叠层电容器的ESL,并可抑制电源电压振动，适合用作去耦电容器等。本专利技术的叠层电容器中，在上述第l侧面和上述第2侧面上形成 上述第1端子电极和上述第2端子电极时，可以将上述第1侧面和 上述第2侧面中的任一侧面对着电路基板设置。也就是，在本专利技术 的叠层电容器中，能够消除叠层电容器对电路基板安装的方向性。最好在上述第1引出部上，在沿着上述第1侧面、上述第2侧面 或上述第3侧面的位置处形成不与第1端子电极连接的第1间隙图形。再有，本专利技术中，所谓第1导体层和第2导体层是相对的概念， 也可将第1导体层和第2导体层互换。至于其他的所谓第1 . . 和第2 ...，也同样是相对的概念。附图说明 图1是本专利技术第1实施方式的叠层电容器的透视图。图2是装有本专利技术第1实施方式的层叠陶瓷电容器的电路图。图3是示于图1的叠层电容器的ZX面方向的剖视图，也是电介质层、第1导体层和第2导体层的剖视图。图4A是从层叠方向Z看本专利技术第1实施方式的叠层电容器上的 第1导体层的平面图。图4B是从层叠方向Z看本专利技术第1实施方式的叠层电容器上的 第2导体层的平面图。图5是从V方向看图1、图4A、图4B所示的叠层陶瓷电容器的 剖视图，也是ZX面方向上第1引出部和第2引出部的剖视图。图6A是从层叠方向Z看本专利技术第2实施方式的叠层电容器上的 第1导体层的平面图。图6B是从层叠方向Z看本专利技术第2实施方式的叠层电容器上的 第2导体层的平面图。图7A是从层叠方向Z看本专利技术第3实施方式的叠层电容器上的 第1导体层的平面图。图7B是从层叠方向Z看本专利技术第3实施方式的叠层电容器上的 第2导体层的平面图。图7C概略表示本专利技术第3实施方式的叠层电容器上的电介质层、 第1导体层和第2导体层的形成、层叠工序。图7D概略表示本专利技术第3实施方式的叠层电容器上的电介质层、 第1导体层和第2导体层的形成、层叠工序。图8A是从层叠方向Z看本专利技术第4实施方式的叠层电容器上的 第1导体层的平面图。图8B是从层叠方向Z看本专利技术第4实施方式的叠层电容器上的 第2导体层的平面图。图9是本专利技术第5实施方式的叠层陶瓷电容器上的第1引出部和 第2引出部在ZX面方向上的剖视图。图10表示本专利技术各实本文档来自技高网...
【技术保护点】
一种叠层电容器，其特征在于， 设有：由多个电介质层、第１导体层和第２导体层交互层叠而形成的大致长方体形状的电介质基体； 在所述电介质基体的侧面中、至少在第１侧面上形成的第１端子电极，所述第１侧面相对于所述电介质层、所述第１导体层和所述第２导体层的层叠方向平行；以及 与所述第１端子电极隔离的、在所述第１侧面上形成的第２端子电极， 所述第１导体层至少具有引出到所述第１侧面上的、与所述第１端子电极连接的第１引出部， 所述第２导体层至少具有引出到所述第１侧面上的、与所述第２端子电极连接的第２引出部， 若：在相对于所述层叠方向垂直的方向上，所述第１引出部和所述第２引出部之间的距离设为″ａ″ 多个所述第１导体部和第２导体部中，在所述层叠方向上位于所述电介质基体两端的导体层之间的距离设为″ｂ″ 所述第１侧面和所述第１导体层之间的间隙距离，或者所述第１侧面和所述第２导体层之间的间隙距离设为″ｃ″ 所述第１导体层和所述第２导体层的总数设为″ｎ″ （ａ＋ｃ）／（ｂ×ｎ）≤０．０３５。
【技术特征摘要】
JP 2006-12-14 2006-3373031.一种叠层电容器，其特征在于，设有由多个电介质层、第1导体层和第2导体层交互层叠而形成的大致长方体形状的电介质基体；在所述电介质基体的侧面中、至少在第1侧面上形成的第1端子电极，所述第1侧面相对于所述电介质层、所述第1导体层和所述第2导体层的层叠方向平行；以及与所述第1端子电极隔离的、在所述第1侧面上形成的第2端子电极，所述第1导体层至少具有引出到所述第1侧面上的、与所述第1端子电极连接的第1引出部，所述第2导体层至少具有引出到所述第1侧面上的、与所述第2端子电极连接的第2引出部，若在相对于所述层叠方向垂直的方向上，所述第1引出部和所述第2引出部之间的距离设为″a″多个所述第1导体部和第2导体部中，在所述层叠方向上位于所述电介质基体两端的导体层之间的距离设为″b″所述第1侧面和所述第1导体层之间的间隙距离，或者所述第1侧面和所述第2导体层之间的间隙距离设为″c″所述第1导体层和所述第2导体层的总数设为″n″(a+c)/(b×n) ≤0.035。2. 如权利要求1所述的叠层电容器，其特征在于， 多个所述第1导体层或所迷第2导体层包含电极图形不同的2种以上的导体层，所述距离a和戶斤述...
【专利技术属性】
技术研发人员：富樫正明，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。