基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管制造技术

一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管，其自下而上依次为衬底、成核层、缓冲层、插入层、势垒层和钝化层；势垒层包括非铁电性势垒层、铁电性Ⅲ族氮化物势垒层，铁电性Ⅲ族氮化物势垒层在非铁电性势垒层和钝化层之间。缓冲层和势垒层形成禁带宽度不同的异质结，缓冲层禁带宽度小于势垒层禁带宽度；缓冲层上表面的两端设有源电极和漏电极；铁电性Ⅲ族氮化物势垒层上设有栅电极，栅电极嵌套在钝化层中。本发明专利技术缓冲层和势垒层均采用

【技术实现步骤摘要】
基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管


[0001]本专利技术属于半导体器件领域，涉及一类利用铁电性Ⅲ族氮化物极化反转特性，实现在栅极零偏压下关闭状态的增强型高电子迁移率晶体管器件，同时可调制器件导通状态下异质结界面沟道内二维电子气的浓度。

技术介绍

[0002]Ⅲ族氮化物宽禁带半导体材料体系，包括GaN，AlN，BN及其多元合金，是近年来得到高度重视的新型半导体材料。相对于硅、锗和砷化镓等第一代和第二代半导体材料，Ⅲ族氮化物半导体材料具有临界击穿电场强度高、饱和电子速率大、化学性质稳定和抗辐射能力强等优异的物理化学性能，更加适用于制造高频、高速、大功率电子器件。
[0003]基于
Ⅲ‑Ⅴ
族半导体材料的高电子迁移率晶体管(HEMT)是一种异质结场效应晶体管，其异质结结构由两种禁带宽度不同的半导体材料构成。因为两种半导体材料的禁带宽度存在明显差异，在窄禁带材料内靠近接触处形成三角形势垒，异质结界面处的自由电子被限制在了该三角形势垒中，因此在异质结界面处易形成高迁移率和高浓度的二维电子气(2DEG)。对于GaN基HEMT，由于自发极化和压电极化的共同作用，作为势垒层的宽禁带材料的总极化强度大于缓冲层窄禁带材料的自发极化强度，使得自由电子被吸引到异质结的界面处。2DEG可以在平行于异质结界面的二维空间自由移动，但在第三维空间会受到严格限制，进而导致第三个方向上量子化能级的运动，因而具有优异的电学性能，受到了研究人员的广泛关注。目前，基于AlGaN/GaN等异质结的高电子迁移率晶体管(HEMT)已实际应用于高功率电子器件、高频微波器件等领域。
[0004]2DEG的密度和电子迁移速率直接影响器件的性能，其大小受异质结极化强度和禁带宽度差异的直接影响。以AlGaN/GaN异质结为例，一般通过增加AlGaN层中的Al含量，使得AlGaN层的自发极化强度增加，同时AlGaN层所受到的平面拉伸应力使其压电极化强度增加，二者的共同作用提高了2DEG的密度。增加AlGaN层中的Al含量，也会使AlGaN层的禁带宽度增大，导致异质结的禁带宽度差值更大，所形成的三角形势垒更深，对2DEG的限制作用更强。
[0005]基于在异质结界面自发形成2DEG原理的HEMT，在栅极零偏压下为常开模式，需要通过在栅极施加负偏置电压耗尽2DEG来实现器件的关断，故将该类型器件称为耗尽型高电子迁移率晶体管(Depletion
‑
mode HEMT)。从电路逻辑的统一性和安全性角度考虑，需要将耗尽型HEMT转化为增强型高电子迁移率晶体管(Enhancement
‑
mode HEMT)，即在栅极零偏置电压条件下器件为常关模式。目前国内外增强型HEMT的制备主要采用凹槽刻蚀、cascode级联、P型GaN帽层等技术手段，但这些方法都有其各自的缺点。对于采用凹槽刻蚀技术的GaN基HEMT器件，栅下势垒层刻蚀后变薄，使得栅极漏电流增大，同时造成栅极所能承受的正向偏压降低，不利于器件的实际应用。cascode技术通过级联一个Si基MOSFET器件实现HEMT的增强模式，这限制了HEMT沟道导通电阻进一步减小的可能，并存在误开通和关断的
问题，同时也无疑增加了工艺步骤和制造成本。对于采用P型GaN帽层技术的增强型HEMT，较厚的帽层使得器件跨导降低，同时GaN的p型掺杂激活率难以提高，外延生长P型GaN依然存在困难。
[0006]将铁电薄膜生长在HEMT器件的势垒层上，利用铁电材料的自发极化可被电场反转的性质实现2DEG的耗尽，是实现增强型HEMT的新方法。目前铁电增强型HEMT所用的铁电材料主要有：锆钛酸铅、钛酸钡、镍酸镧、铁酸铋等钙钛矿结构氧化物，以及萤石结构的新型铁电材料氧化铪等。但因为所集成的铁电薄膜生长质量低、介电特性和铁电特性差、界面状态差，导致器件普遍存在沟道恶化等问题。这些问题的产生主要有两方面的原因，首先氧化物铁电材料需要在高温氧气氛条件下生长，而半导体材料需要在低温氮(氨)气氛下生长，二者生长条件有很大区别，工艺兼容性较差；其次铁电氧化物和势垒层之间晶格参数不匹配，会导致界面处出现较大的应力，严重影响铁电薄膜的铁电特性。虽然引入界面过渡层可在一定程度上改善铁电特性，但会增加制备工艺的复杂性。同时上述铁电薄膜均为多晶结构，电滞回线矩形度很差且剩余极化强较低，在退极化场和栅漏电流的共同作用下，铁电薄膜剩余极化的保持性差，仅能在很短的时间内有效发挥对异质结沟道中2DEG的耗尽作用、使HEMT处于常关状态。综上所述，需要采用与Ⅲ族氮化物宽禁带半导体制备工艺兼容、剩余极化可长期保持的新型铁电材料作为极化调控层，才能获得具有实用价值的铁电增强型HEMT器件。
[0007]AlN和GaN曾作为压电材料被广泛研究，Sc掺杂可以使其压电性能显著提高。但是长期以来，人们认为该类材料的自发极化不能被外加电场所反转，因此不具有铁电性质。AlScN薄膜近期被报道具有良好的铁电特性(Fichtner S,et al.AlScN:A III
‑
V semiconductor based ferroelectric,Journal of Applied Physics,(2019).)，其电滞回线矩形度高，剩余极化强度大，介电系数较小；通过调控Sc掺杂量和薄膜所受的平面应力可使其剩余极化强度和矫顽场强分别控制在75～100μC/cm2和150～400V/μm之间。理论计算认为Er、Y等过渡金属掺杂Ⅲ族氮化物也具有铁电特性。过渡金属掺杂Ⅲ族氮化物铁电性质的实验验证为铁电增强型HEMT的制备提供了新思路。

技术实现思路

[0008]针对当前工业化生产的增强型HEMT以及采用氧化物铁电材料研制铁电增强型HEMT在制备工艺和使用性能中出现的问题，本专利技术基于Ⅲ族氮化物新型铁电材料和异质结结构的设计，目的在于提供一种与
Ⅲ‑Ⅴ
族半导体制备工艺兼容的、基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管。利用铁电性Ⅲ族氮化物极化反转，实现在栅极零偏压条件下对2DEG的耗尽即器件的关断，并增加器件导通时的2DEG密度。
[0009]为实现上述目标，本专利技术采用如下技术方案：
[0010]一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管，如图1所示，其自下而上依次包括衬底1、成核层2、缓冲层3、插入层4、势垒层和钝化层7；其中，所述的势垒层包括非铁电性势垒层5、铁电性Ⅲ族氮化物势垒层6，铁电性Ⅲ族氮化物势垒层6在非铁电性势垒层5和钝化层7之间。所述的缓冲层3和势垒层形成禁带宽度不同的异质结，缓冲层3禁带宽度小于势垒层禁带宽度；缓冲层3上表面的两端设有源电极8和漏电极9；所述的铁电性Ⅲ族氮化物势垒层6上设有栅电极10，栅电极10嵌套在钝化层7中。
[0011]所述的衬底1采用材料包括但不限于硅、碳化硅、蓝宝石、金刚石、砷化镓或氮化镓等材料中的一种。
[0012]所述的缓冲层3采用禁带宽度小于势垒层的
Ⅲ‑Ⅴ
族化合本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管，其特征在于，所述的增强型高电子迁移率晶体管自下而上依次包括衬底(1)、成核层(2)、缓冲层(3)、用于减少二维电子气散射的插入层(4)、势垒层和钝化层(7)；其中，所述的势垒层包括非铁电性势垒层(5)、铁电性Ⅲ族氮化物势垒层(6)，铁电性Ⅲ族氮化物势垒层(6)在非铁电性势垒层(5)和钝化层(7)之间；所述的缓冲层(3)和势垒层形成禁带宽度不同的异质结，缓冲层(3)禁带宽度小于势垒层禁带宽度；缓冲层(3)上表面的两端设有源电极(8)和漏电极(9)；所述的铁电性Ⅲ族氮化物势垒层(6)上设有栅电极(10)，栅电极(10)嵌套在钝化层(7)中；所述的缓冲层(3)采用禁带宽度小于势垒层的
Ⅲ‑Ⅴ
族化合物，成核层(2)起到诱导缓冲层(3)晶体取向的作用；所述的势垒层包括非铁电性势垒层(5)、铁电性Ⅲ族氮化物势垒层(6)，其中非铁电性势垒层(5)可省略；所述的铁电性Ⅲ族氮化物势垒层(6)具有铁电特性，为金属掺杂Ⅲ族氮化物，具体的：当存在非铁电性势垒层(5)时，非铁电性势垒层(5)采用没有铁电性的
Ⅲ‑Ⅴ
族化合物，非铁电性势垒层(5)覆盖在插入层(4)表面，其厚度为5～50nm，铁电性Ⅲ族氮化物势垒层(6)置于非铁电性势垒层(5)和钝化层(7)之间，其厚度为5～300nm，此时非铁电性势垒层(5)为两端连接源电极(8)和漏电极(9)的整层结构；当省略非铁电性势垒层(5)时，此时铁电性Ⅲ族氮化物势垒层(6)为两端连接源电极(8)和漏电极(9)的整层结构，覆盖在插入层(4)上方，厚度为5～300nm。2.根据权利要求1所述的一种基于铁电性Ⅲ族氮化物极化反转的增强型高电子迁移率晶体管，其特征在于，所述的缓冲层(3)厚度为0.5μm～5μm；所述的成核层(2)厚度为5～500nm；所述...

【专利技术属性】
技术研发人员：周大雨，隋金洋，孙纳纳，习娟，
申请(专利权)人：大连理工大学，
类型：发明
国别省市：