芯片封装结构的制作方法技术

本发明专利技术提供了一种芯片封装结构的制作方法，在裸片上设置电连接件，电连接件包括第一导电部、第二导电部以及连接第一导电部与第二导电部的连接部，第二导电部包括第一子导电部与第二子导电部，第一导电部电连接于裸片的背面；裸片与电连接件被第一塑封层塑封，电连接件的第一导电部、第二导电部以及裸片的活性面暴露在第一塑封层外；裸片的活性面、电连接件的第二导电部以及第一塑封层上形成有线路层，线路层包括再布线层，部分再布线层电连接第一子导电部与第一内焊盘，部分再布线层电连接第二子导电部与背部接地内焊盘。利用电连接件实现了裸片活性面的特定电连接点位置进行背面接地。裸片活性面上容易积累热量的发热区处的热量能散出。热量能散出。热量能散出。

【技术实现步骤摘要】
芯片封装结构的制作方法


[0001]本专利技术涉及芯片封装
，尤其涉及一种芯片封装结构的制作方法。

技术介绍

[0002]近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。在电力芯片(power module)中，需要将裸片活性面的特定电连接点位置进行背面接地。
[0003]有鉴于此，本专利技术提供一种新的芯片封装结构的制作方法，以封装电力芯片。

技术实现思路

[0004]本专利技术的专利技术目的是提供一种芯片封装结构的制作方法，以封装电力芯片。
[0005]为实现上述目的，本专利技术提供一种芯片封装结构的制作方法，包括：
[0006]提供载板和多个裸片，每一所述裸片包括相对的活性面与背面，所述活性面具有第一内焊盘、第二内焊盘以及覆盖所述第一内焊盘与所述第二内焊盘的保护层；所述第一内焊盘位于所述裸片的发热区，所述第二内焊盘至少包括一个背部接地内焊盘；将各个所述裸片的活性面固定于所述载板；
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装结构的制作方法，其特征在于，包括：提供载板和多个裸片，每一所述裸片包括相对的活性面与背面，所述活性面具有第一内焊盘、第二内焊盘以及覆盖所述第一内焊盘与所述第二内焊盘的保护层；所述第一内焊盘位于所述裸片的发热区，所述第二内焊盘至少包括一个背部接地内焊盘；将各个所述裸片的活性面固定于所述载板；提供多个电连接件，所述电连接件包括第一导电部、第二导电部以及连接所述第一导电部与所述第二导电部的连接部，所述第二导电部包括第一子导电部与第二子导电部；将每个所述电连接件设置于每个所述裸片上，所述第一导电部电连接于所述裸片的背面，所述第二导电部设置于所述载板的表面；在所述载板表面形成包埋各个所述裸片与各个所述电连接件的第一塑封层；减薄所述第一塑封层直至各个所述电连接件的第一导电部露出；去除所述载板；在各个所述裸片的活性面、各个所述电连接件的第二导电部以及所述第一塑封层上形成线路层以形成包含多个裸片的封装中间结构，所述线路层包括再布线层，部分所述再布线层电连接所述第一子导电部与所述第一内焊盘，部分所述再布线层电连接所述第二子导电部与所述背部接地内焊盘；切割所述封装中间结构形成多个芯片封装结构，每个芯片封装结构中包含一个裸片。2.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所提供的多个电连接件布置在一第一支撑板上。3.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，所述电连接件的第一导电部、连接部以及第一子导电部呈H状；和/或所述电连接件的第一导电部、连接部以及第二子导电部呈H状；和/或所述电连接件通过切割、冲压、刻蚀、压印中的至少一种方法形成；和/或所述第一子导电部包括两个或两个以上。4.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，还包括：在露出所述第一塑封层的各个所述电连接件的第一导电部上形成第一抗氧化层。5.根据权利要求1所述的芯片封装结构的制作方法，其特征在于，在各个所述裸片的活性面、各个所述电连接件的第二导电部以及所述第一塑封层上形成线路层包括：在各个所述裸片的第一内焊盘、第二内焊盘、保护层、各个所述裸片之间的第一塑封层以及各个所述电连接件的第二导电部...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：