一种PCB外层线路的制作方法技术

本发明专利技术属于PCB线路制作技术领域，具体涉及一种PCB外层线路的制作方法，包括压合、上纯胶、上假层铜箔、钻孔、沉铜、电镀、贴膜曝光显影、去假层铜箔、褪干膜、去纯胶、去残桩、蚀刻表面图形等工艺。在进行镀铜前，在面铜表面覆盖一层假铜，当在对钻孔进行镀铜时，使多余镀铜在假铜上附着而不对PCB板的面铜造成影响，避免了面铜在镀铜过程中厚度增加，并能有效保证面铜的均匀性，可最大程度提升外层线路线宽与间距制作能力。间距制作能力。间距制作能力。

【技术实现步骤摘要】
一种PCB外层线路的制作方法


[0001]本专利技术属于PCB线路制作
，具体涉及一种PCB外层线路的制作方法。

技术介绍

[0002]随着科技的发展与进步，电子行业也发展迅速，作为电子电路的基础，PCB板的制作对设备的性能有着极大的影响。PCB外层线路制作能力主要体现为最小线宽、最小间距能力,最小线宽与最小间距能力越小，单位面积能够设计的线路密度越高。然而，PCB线宽与间距能力最大的限制因素为线路层的铜厚及其均匀性。铜厚越小且均匀性越好，则线宽与间距能力越佳。当前，PCB制作过程中，孔金属化不可避免的需要进行整板电镀，即孔铜与面铜同时加厚，从而导致面铜厚度增加，铜厚均匀性下降。
[0003]因此需要设计一种PCB外层线路的制作方法，在对PCB板钻孔进行金属化的过程中不会影响面铜的厚度、保证面铜的均匀性。

技术实现思路

[0004]针对上述
技术介绍
所提出的问题，本专利技术的目的是：旨在提供一种PCB外层线路的制作方法。为实现上述技术目的，本专利技术采用的技术方案如下：一种PCB外层线路的制作方法，包括如下步骤：S1、压合，按照设计顺序对铜箔、芯板、PP进行压合，形成PCB压合板；S2、上纯胶，在PCB压合板的CS面与SS面各放置一张纯胶；S3、上假层铜箔，在每张纯胶的外层各放置一张假层铜箔，并进行压合；S4、钻孔，对S3的PCB压合板钻孔，并去除钻孔残胶；S5、沉铜，使孔壁沉积一层铜，进而使孔壁具有导电性；S6、电镀，采用正常全板电镀参数对镀铜进行加厚，达到镀铜厚度要求；S7、贴膜曝光显影，用干膜对孔进行掩盖，并对其进行曝光显影；S8、去假层铜箔，显影后采用化学蚀刻的方式，蚀刻去除假层铜箔上的镀铜及假层铜箔，直至除干膜位置外其他区域均无任何铜残留为止；S9、褪干膜，用褪膜药水将掩盖钻孔的干膜去除；S10、去纯胶，褪去干膜后用除胶药水将去除S2的纯胶层，直至除孔位置处表面完全露出铜面形成残桩；S11、去残桩，用机械打磨的方式对残桩进行打磨，直至孔位置处手触无凹凸感；S12、蚀刻表面图形，去除残桩后进行图形转移，蚀刻出设计表面图形。
[0005]进一步限定，上述步骤S4中，采用等离子的方式去除钻孔的残胶。
[0006]进一步限定，上述步骤S7中，干膜的直径比钻孔的直径单边大3mil。
[0007]进一步限定，上述步骤S9中，褪膜药水是浓度为2.5%
‑
4.5%的氢氧化钠溶液。
[0008]进一步限定，上述步骤S10中，除胶药水是浓度为4.0%
‑
5.5%的高锰酸钾熔液。
[0009]采用本专利技术的有益效果：
1、本专利技术所述的一种PCB外层线路的制作方法，在进行镀铜前，在面铜表面覆盖一层假铜，当在对钻孔进行镀铜时，使多余镀铜在假铜上附着而不对PCB板的面铜造成影响，避免了面铜在镀铜过程中厚度增加，并能有效保证面铜的均匀性，可最大程度提升外层线路线宽与间距制作能力；2、本专利技术所述的一种PCB外层线路的制作方法，采用蚀刻的方式去除假层铜箔，并采用浓度为4.0%
‑
5.5%的高锰酸钾熔液对纯胶进行去除，去除效果好，工艺简单可靠。
附图说明
[0010]本专利技术可以通过附图给出的非限定性实施例进一步说明；图1为本专利技术一种PCB外层线路的制作方法的流程示意图；图2为本专利技术一种PCB外层线路的制作方法中PCB压合板压合假层铜箔后的结构示意图；图3为本专利技术一种PCB外层线路的制作方法中钻孔贴上干膜后的示意图；图4为本专利技术一种PCB外层线路的制作方法中蚀刻假层铜箔后的示意图；图5为本专利技术一种PCB外层线路的制作方法中褪去干膜后的示意图；图6为本专利技术一种PCB外层线路的制作方法中出去纯胶后的示意图；图7为本专利技术一种PCB外层线路的制作方法中将残桩打磨后的示意图。
[0011]图中:假层铜箔（1）、纯胶（2）、铜箔（3）、PP（4）、芯板（5）、干膜（6）、镀铜（7）、残桩（8）
具体实施方式
[0012]为了使本领域的技术人员可以更好地理解本专利技术，下面结合附图和实施例对本专利技术技术方案进一步说明。
[0013]如图1～图7所示，本专利技术的一种PCB外层线路的制作方法，包括如下步骤：S1、压合，按照设计顺序对铜箔（3）、芯板（5）、PP（4）进行压合，形成PCB压合板；S2、上纯胶，在PCB压合板的CS面与SS面各放置一张纯胶（2）；S3、上假层铜箔，在每张所述纯胶（2）的外层各放置一张假层铜箔（1），并进行压合；S4、钻孔，对S3的PCB压合板钻孔，并去除钻孔残胶；S5、沉铜，使孔壁沉积一层铜，进而使孔壁具有导电性；S6、电镀，采用正常全板电镀参数对镀铜（7）进行加厚，达到镀铜厚度要求；S7、贴膜曝光显影，用干膜（6）对孔进行掩盖，并对其进行曝光显影；S8、去假层铜箔，显影后采用化学蚀刻的方式，蚀刻去除假层铜箔（1）上的镀铜（7）及假层铜箔（1），直至除干膜（6）位置外其他区域均无任何铜残留为止；S9、褪干膜，用褪膜药水将掩盖钻孔的干膜（6）去除；S10、去纯胶，褪去干膜（6）后用除胶药水将去除S2的纯胶层，直至除孔位置处表面完全露出铜面形成残桩（8）；S11、去残桩，用机械打磨的方式对残桩（8）进行打磨，直至孔位置处手触无凹凸感；
S12、蚀刻表面图形，去除残桩后进行图形转移，蚀刻出设计表面图形。
[0014]进一步的，上述步骤S4中，采用等离子的方式去除钻孔的残胶。
[0015]进一步的，上述步骤S7中，所述干膜（6）的直径比钻孔的直径单边大3mil。
[0016]进一步的，上述步骤S9中，褪膜药水是浓度为2.5%
‑
4.5%的氢氧化钠溶液。
[0017]进一步的，上述步骤S10中，除胶药水是浓度为4.0%
‑
5.5%的高锰酸钾熔液。
[0018]本专利技术的原理：如图1
‑
图7所示，按照设计顺序对铜箔（3）、芯板（5）、PP（4）进行压合，形成PCB压合板。在PCB压合板的CS面与SS面各放置一张纯胶（2），用于粘连假层铜箔（1）。在每张纯胶（2）的外层各放置一张假层铜箔（1），并进行压合，使假层铜箔（1）与PCB压合板紧密结合。在PCB压合板的指定位置进行钻孔，并用等离子的方式去除钻孔内的残胶，以防止钻孔内的杂质影响镀铜效果。采用自身催化氧化还原反应进行沉铜，使铜在钻孔内进行沉积，实现钻孔金属化，在沉铜过程中，假层铜箔（1）也会有铜沉积。采用电镀的方式对钻孔内的沉铜进行加厚形成镀铜（7），以达到镀铜厚度要求，在电镀过程中，假层铜箔（1）也会被相应加厚。用干膜（6）对钻孔进行遮盖，以防止对假层铜箔（1）蚀刻时钻孔内的镀铜（7）被破坏，干膜（6）的直径比钻孔的直径单边大3mil，对干膜（6）进行曝光显影，防止蚀刻时干膜（6）被破坏而达不到保护钻孔内镀铜（7）的效果。显影后采用化学蚀刻的方式蚀刻去除假层铜箔（1）上的镀铜（7）及假层铜箔（1），直至除干膜（6）位置外其他区域均无任何铜残留为止。用浓度为2.5%
...

【技术保护点】

【技术特征摘要】
1.一种PCB外层线路的制作方法，其特征在于，包括如下步骤：S1、压合，按照设计顺序对铜箔（3）、芯板（5）、PP（4）进行压合，形成PCB压合板；S2、上纯胶，在PCB压合板的CS面与SS面各放置一张纯胶（2）；S3、上假层铜箔，在每张所述纯胶（2）的外层各放置一张假层铜箔（1），并进行压合；S4、钻孔，对S3的PCB压合板钻孔，并去除钻孔残胶；S5、沉铜，使孔壁沉积一层铜，进而使孔壁具有导电性；S6、电镀，采用正常全板电镀参数对镀铜（7）进行加厚，达到镀铜厚度要求；S7、贴膜曝光显影，用干膜（6）对孔进行掩盖，并对其进行曝光显影；S8、去假层铜箔，显影后采用化学蚀刻的方式，蚀刻去除所述假层铜箔（1）上的所述镀铜（7）及所述假层铜箔（1），直至除所述干膜（6）位置外其他区域均无任何铜残留为止；S9、褪干膜，用褪膜药水将掩盖钻孔的所述干膜（6）去除；S10、去纯胶，褪去所述干膜（6）后用除...

【专利技术属性】
技术研发人员：史宏宇，陈蓓，李志东，
申请(专利权)人：深圳市华芯微测技术有限公司，
类型：发明
国别省市：