IGBT器件及其制备方法技术

本申请涉及一种IGBT器件及其制备方法，器件包括：漂移区；形成于漂移区内的体区；形成于体区内的第一掺杂区和第二掺杂区；沟槽，依次穿透第一掺杂区和体区并延伸至漂移区内；填充结构，包括形成于沟槽内壁上的氧化层和填充于沟槽内且相互隔离的第一导电结构和第二导电结构，第一导电结构底部深度大于第二导电结构底部深度；扩展区，形成于沟槽下方的漂移区内并包围沟槽的底部；发射极引出结构，与第一掺杂区、第二掺杂区接触；以及栅极引出结构，与第二导电结构接触，其中，漂移区、第一掺杂区具有第一导电类型，体区、第二掺杂区、扩展区具有第二导电类型。通过形成包围沟槽底部的扩展区，可以提高IGBT器件的开关速度。可以提高IGBT器件的开关速度。可以提高IGBT器件的开关速度。

【技术实现步骤摘要】
IGBT器件及其制备方法


[0001]本申请涉及半导体领域，尤其涉及一种IGBT器件及其制备方法。

技术介绍

[0002]IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件作为双极型器件，其综合了MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应管)和双极型晶体管的工作机理，具有导通压降低、耐高压和功耗小等优点。然而，受限于开态时漂移区过剩的载流子，导致IGBT器件的开关速度较慢。

技术实现思路

[0003]基于此，有必要针对目前IGBT器件开关速度较慢的技术问题，提出一种新的IGBT器件及其制备方法。
[0004]一种IGBT器件，包括：
[0005]漂移区，具有第一导电类型；
[0006]体区，形成于所述漂移区内，具有第二导电类型；
[0007]第一掺杂区，形成于所述体区内，具有第一导电类型；
[0008]第二掺杂区，形成于所述体区内，具有第二导电类型，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度；
[0009]沟槽，依次穿透所述第一掺杂区和所述体区并延伸至所述漂移区内，所述第二掺杂区与所述沟槽间隔设置；
[0010]填充结构，包括形成于所述沟槽内壁上的氧化层和填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度；
[0011]扩展区，形成于所述沟槽下方的漂移区内并包围所述沟槽的底部，具有第二导电类型，所述扩展区通过所述氧化层与所述第一导电结构隔离；
[0012]发射极引出结构，与所述第一掺杂区和所述第二掺杂区接触；以及
[0013]栅极引出结构，与所述第二导电结构接触。
[0014]在其中一个实施例中，所述第二掺杂区位于所述第一掺杂区底部的体区内，所述发射极引出结构贯穿所述第一掺杂区并延伸至所述第二掺杂区内。
[0015]在其中一个实施例中，所述第二掺杂区包围所述发射极引出结构的底部。
[0016]在其中一个实施例中，还包括：
[0017]层间介质层，覆盖所述第一掺杂区和所述沟槽，所述发射极引出结构还贯穿所述层间介质层并与层间介质层上的发射极接触，所述栅极引出结构还贯穿所述层间介质层并与所述层间介质层上的栅极接触。
[0018]在其中一个实施例中，所述第一导电结构和所述第二导电结构分别形成于所述沟槽的底部和顶部，所述第一导电结构和所述第二导电结构之间形成有隔离所述第一导电结
构和所述第二导电结构的隔离结构。
[0019]在其中一个实施例中，位于所述扩展区上方的漂移区的掺杂浓度高于位于所述扩展区下方的漂移区的掺杂浓度。
[0020]在其中一个实施例中，所述第一导电结构为不带电的浮空结构。
[0021]在其中一个实施例中，所述第一导电结构从所述沟槽的端部引出并与所述发射极引出结构电连接。
[0022]一种IGBT器件制备方法，包括：
[0023]在半导体衬底上形成漂移区，在所述漂移区上开设沟槽，在所述沟槽的内壁形成氧化层，所述漂移区具有第一导电类型；
[0024]在所述沟槽下方的漂移区内形成扩展区，所述扩展区具有第二导电类型且包围所述沟槽的底部；
[0025]在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度；
[0026]对所述漂移区进行第二导电类型掺杂形成体区，所述体区与所述沟槽内壁接触，所述体区的深度小于所述沟槽的深度；
[0027]对所述体区分别进行第一导电类型掺杂和第二导电类型掺杂，对应形成第一掺杂区和第二掺杂区，所述第一掺杂区与所述沟槽接触，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度，形成与所述第一掺杂区和所述第二掺杂区接触的发射极引出结构，并形成与所述第二导电结构接触的栅极引出结构。
[0028]在其中一个实施例中，在对所述漂移区进行第二导电类型掺杂形成体区之前，还包括：
[0029]对所述漂移区进行第一导电类型掺杂，提高所述扩展区上方的漂移区浓度。
[0030]上述IGBT器件及其制备方法，由于在漂移区内形成有沟槽并形成包围沟槽底部的扩展区，扩展区与漂移区导电类型相反，扩展区和沟槽内的填充结构共同作用，可以提高IGBT器件的开关速度，同时还降低IGBT器件的开关电容和导通压降，解决沟槽底部的电场集中问题。
附图说明
[0031]图1a为本申请一实施例中IGBT器件在元胞区内的局部侧剖图；
[0032]图1b为本申请另一实施例中IGBT器件在元胞区外的局部侧剖图；
[0033]图2为本申请一实施例中IGBT器件制备方法的步骤流程图；
[0034]图3a～3h为本申请一实施例中IGBT器件制备方法相关步骤对应的结构剖视图。
[0035]标号说明
[0036]100漂移区；110体区；111第一掺杂区；112第二掺杂区；121氧化层；122第一导电结构；123第二导电结构；124隔离结构；130扩展区；140缓冲区；150集电区；200层间介质层；310发射极引出结构；320发射极连接结构。
具体实施方式
[0037]为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中
给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
[0038]除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的
的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0039]结合图1a所示，IGBT器件包括第一导电类型的漂移区100，漂移区100形成于半导体衬底上，漂移区100具体可以是半导体衬底通过外延生长而成。漂移区100上表层形成有第二导电类型的体区110。体区110内形成有第一掺杂区111和第二掺杂区112，其中，第一掺杂区111具有第一导电类型，第二掺杂区112具有第二导电类型，且第二掺杂区112的掺杂浓度大于体区110的掺杂浓度，第一掺杂区111和第二掺杂区112相互接触。
[0040]第一掺杂区111开设有穿透第一掺杂区111和体区110并延伸至漂移区100内的沟槽，即沟槽的底端位于漂移区100内，沟槽与第二掺杂区112间隔设置。沟槽内填充有填充结构，填充结构包括形成于沟槽内壁上的氧化层121、相互隔离的第一导电结构122和第二导电结构123。在同一沟槽内，第一导电结构122的延伸深度大于第二导电结构123的延伸深度，即，第一导电结构122距沟槽底部的距离小于第二导电结构123距本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种IGBT器件，其特征在于，包括：漂移区，具有第一导电类型；体区，形成于所述漂移区内，具有第二导电类型；第一掺杂区，形成于所述体区内，具有第一导电类型；第二掺杂区，形成于所述体区内，具有第二导电类型，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度；沟槽，依次穿透所述第一掺杂区和所述体区并延伸至所述漂移区内，所述第二掺杂区与所述沟槽间隔设置；填充结构，包括形成于所述沟槽内壁上的氧化层和填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度；扩展区，形成于所述沟槽下方的漂移区内并包围所述沟槽的底部，具有第二导电类型，所述扩展区通过所述氧化层与所述第一导电结构隔离；发射极引出结构，与所述第一掺杂区和所述第二掺杂区接触；以及栅极引出结构，与所述第二导电结构接触。2.如权利要求1所述的IGBT器件，其特征在于，所述第二掺杂区位于所述第一掺杂区底部的体区内，所述发射极引出结构贯穿所述第一掺杂区并延伸至所述第二掺杂区内。3.如权利要求2所述的IGBT器件，其特征在于，所述第二掺杂区包围所述发射极引出结构的底部。4.如权利要求2所述的IGBT器件，其特征在于，还包括：层间介质层，覆盖所述第一掺杂区和所述沟槽，所述发射极引出结构还贯穿所述层间介质层并与层间介质层上的发射极接触，所述栅极引出结构还贯穿所述层间介质层并与所述层间介质层上的栅极接触。5.如权利要求1所述的IGBT器件，其特征在于，所述第一导电结构和所述第二导电结构分别形成于所述沟槽的底部和顶部，所述...

【专利技术属性】
技术研发人员：方冬，肖魁，卞铮，胡金节，
申请(专利权)人：华润微电子重庆有限公司，
类型：发明
国别省市：