System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术属于半导体集成电路制造领域,涉及一种ligbt结构及其制备方法。
技术介绍
1、功率半导体器件作为能源控制的一种核心元器件,是实现强电压向弱电压转换的桥梁,同时也是实现节能减排的重要基石,因此被广泛应用在消费类电子产品、工业控制电路、航空航天和射频驱动电路中。绝缘栅双极型晶体管(insulated gate bipolartransistor,简称igbt)作为一种栅控双极型器件,其具有导通损耗低、开关速度快、输入阻抗高和电流能力强等优点,在能源转换和能量控制市场中备受关注,其被称为电力电子器件中的“中央处理器(cpu)”。igbt作为一种双极型器件,其导通时存在电子和空穴两种载流子,同时漂移区会产生电导调制效应,进一步降低器件的导通电阻、导通压和导通损耗,从而提高器件的正向导通性能。
2、横向绝缘栅双极型晶体管(ligbt)作为一种横向igbt器件,其除了具备纵向igbt的优点,还具备易集成、工艺简单和制备成本低等优点,被广泛应用在智能功率模块、大功率驱动电路和功率集成电路中。如图1所示,为ligbt结构的剖面结构示意图,包括半导体结构01、衬底011、介电层012、外延层013、基区014、发射区0141、接触区0142、缓冲区015、集电区0151、漂移区016、沟槽结构02、沟槽021、栅导电层022、栅介质层023、发射极03、集电极04及栅极05,当器件处于关断过程中时,p+接触区将会抽取n型漂移区(n型外延层)中存在的电子,同时p+接触区也会向n型漂移区中注入空穴,这将会导致器件的关断时间和关
3、因此,急需寻找一种能够同时降低器件的导通压降及器件的关断损耗的ligbt结构。
技术实现思路
1、鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种ligbt结构及其制备方法,用于解决现有技术中ligbt器件中难以降低器件的导通压降的同时降低关断损耗的问题。
2、为实现上述目的及其他相关目的,本专利技术提供了一种ligbt结构,包括:
3、半导体结构,包括依次层叠的衬底、介电层及第一导电类型外延层;
4、第一沟槽结构及第二沟槽结构,所述第一沟槽结构与所述第二沟槽结构间隔设置于所述外延层的上表层,所述第二沟槽结构的底面高于所述第一沟槽结构的底面;
5、第二导电类型基区及第二导电类型柱,所述基区与所述第一沟槽结构远离所述第二沟槽结构一侧的侧壁邻接且底面高于所述第一沟槽结构底面,所述第二导电类型柱与所述第一沟槽结构远离所述基区一侧的侧壁邻接且底面高于所述第一沟槽结构,所述第二沟槽结构位于所述第二导电类型柱中;
6、第一导电类型缓冲区,位于所述第二导电类型柱远离所述基区一侧的所述外延层的上表层,所述缓冲区与所述第二导电类型柱间隔预设距离,所述缓冲区中设有位于所述缓冲区上表层的第二导电类型集电区;
7、第一导电类型发射区、第二导电类型第一接触区及第二导电类型第二接触区,所述发射区位于所述基区上表层且与所述第一沟槽结构远离所述第二导电类型柱一侧的侧壁邻接,所述第一接触区与所述发射区远离所述第一沟槽结构一侧的侧壁邻接,所述第二接触区位于所述第一沟槽结构与所述第二沟槽结构之间的所述第二导电类型柱上表层;
8、发射极、集电极及栅极,所述发射极与所述发射区、所述第一接触区及所述第二接触区电连接,所述集电极与所述集电区电连接,所述栅极与所述第一沟槽结构及所述第二沟槽结构电连接。
9、可选地,所述第一沟槽结构包括第一沟槽、第一栅导电层及第一栅介质层,所述第一栅介质层位于所述第一沟槽的内壁及底面且包裹所述第一栅导电层的侧壁及底面,所述第二沟槽结构包括第二沟槽、第二栅导电层及第二栅介质层,所述第二栅介质层位于所述第二沟槽的内壁及底面且包裹所述第二栅导电层的侧壁及底面。
10、可选地,所述外延层的掺杂浓度小于所述缓冲区的掺杂浓度,所述外延层的掺杂浓度小于所述发射区的掺杂浓度。
11、可选地,所述集电区的侧壁与所述缓冲区的侧壁间隔预设距离。
12、可选地,所述第二接触区的掺杂浓度大于所述第二导电类型柱的掺杂浓度。
13、可选地,所述第二接触区的底面高于所述第二沟槽结构的底面。
14、可选地,所述第二接触区的侧壁分别与所述第一沟槽结构及所述第二沟槽结构的侧壁邻接。
15、可选地,所述栅极包括第一栅极及第二栅极。
16、可选地,所述第一栅极与所述第一沟槽结构电连接,所述第二栅极与所述第二沟槽结构电连接。
17、本专利技术还提供了一种ligbt结构的制备方法,包括以下步骤:
18、提供一半导体结构,所述半导体结构包括依次层叠的衬底、介电层及第一导电类型外延层;
19、于所述外延层的上表层形成间隔预设距离的第一沟槽结构及第二沟槽结构,所述第二沟槽结构的底面高于所述第一沟槽结构的底面;
20、于所述外延层的上表层形成第二导电类型基区及第二导电类型柱,所述基区与所述第一沟槽结构远离所述第二沟槽结构一侧的侧壁邻接且底面高于所述第一沟槽结构底面,所述第二导电类型柱与所述第一沟槽结构远离所述基区一侧的侧壁邻接且底面高于所述第一沟槽结构,所述第二沟槽结构嵌于所述第二导电类型柱中;
21、于所述基区的上表层形成第二导电类型第一接触区及第一导电类型发射区,于所述第一沟槽结构与所述第二沟槽结构之间的所述第二导电类型柱的上表层形成第二导电类型第二接触区,所述发射区远离所述第一沟槽结构一侧的侧壁与所述第一接触区邻接,所述发射区远离所述第一接触区一侧的侧壁与所述第一沟槽结构的侧壁邻接;
22、于所述外延层的上表层形成第一导电类型缓冲区及位于所述缓冲区上表层的第二导电类型集电区,所述缓冲区与所述第二导电类型柱间隔预设距离;
23、形成与所述发射区、所述第一接触区及所述第二接触区电连接的发射极,形成与所述集电区电连接的集电极,形成与所述第一沟槽结构及所述第二沟槽结构电连接栅极。
24、如上所述,本专利技术的ligbt结构及其制备方法通过于所述第一沟槽结构远离所述基区的一侧设置与所述第一沟槽结构侧壁邻接的第二导电类型柱,且第二导电类型柱的底面高于所述第一沟槽结构的底面,所述第二导电类型柱中设有与所述第一沟槽结构间隔预设距离的所述第二沟槽结构,并于所述第一沟槽结构和所述第二沟槽结构之间的所述第二导电类型柱的上表层设置与所述发射极电连接的所述第二接触区,通过所述第二沟槽结构与所述第一沟槽结构共同控制所述第二导电类型柱中载流子的消耗,继本文档来自技高网...
【技术保护点】
1.一种LIGBT结构,其特征在于,包括:
2.根据权利要求1所述的LIGBT结构,其特征在于:所述第一沟槽结构包括第一沟槽、第一栅导电层及第一栅介质层,所述第一栅介质层位于所述第一沟槽的内壁及底面且包裹所述第一栅导电层的侧壁及底面,所述第二沟槽结构包括第二沟槽、第二栅导电层及第二栅介质层,所述第二栅介质层位于所述第二沟槽的内壁及底面且包裹所述第二栅导电层的侧壁及底面。
3.根据权利要求1所述的LIGBT结构,其特征在于:所述外延层的掺杂浓度小于所述缓冲区的掺杂浓度,所述外延层的掺杂浓度小于所述发射区的掺杂浓度。
4.根据权利要求1所述的LIGBT结构,其特征在于:所述集电区的侧壁与所述缓冲区的侧壁间隔预设距离。
5.根据权利要求1所述的LIGBT结构,其特征在于:所述第二接触区的掺杂浓度大于所述第二导电类型柱的掺杂浓度。
6.根据权利要求1所述的LIGBT结构,其特征在于:所述第二接触区的底面高于所述第二沟槽结构的底面。
7.根据权利要求1所述的LIGBT结构,其特征在于:所述第二接触区的侧壁分别与所述第一
8.根据权利要求1所述的LIGBT结构,其特征在于:所述栅极包括第一栅极及第二栅极。
9.根据权利要求8所述的LIGBT结构,其特征在于:所述第一栅极与所述第一沟槽结构电连接,所述第二栅极与所述第二沟槽结构电连接。
10.一种LIGBT结构的制备方法,其特征在于,包括以下步骤:
...【技术特征摘要】
1.一种ligbt结构,其特征在于,包括:
2.根据权利要求1所述的ligbt结构,其特征在于:所述第一沟槽结构包括第一沟槽、第一栅导电层及第一栅介质层,所述第一栅介质层位于所述第一沟槽的内壁及底面且包裹所述第一栅导电层的侧壁及底面,所述第二沟槽结构包括第二沟槽、第二栅导电层及第二栅介质层,所述第二栅介质层位于所述第二沟槽的内壁及底面且包裹所述第二栅导电层的侧壁及底面。
3.根据权利要求1所述的ligbt结构,其特征在于:所述外延层的掺杂浓度小于所述缓冲区的掺杂浓度,所述外延层的掺杂浓度小于所述发射区的掺杂浓度。
4.根据权利要求1所述的ligbt结构,其特征在于:所述集电区的侧壁与所述缓冲区的侧壁间隔预设距离。
5....
【专利技术属性】
技术研发人员:秦海峰,马先东,王梦媛,李露,
申请(专利权)人:华润微电子重庆有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。