一种高压功率半导体器件制造技术

本发明专利技术涉及一种高压功率半导体器件结终端结构，包括：元胞结构和终端结构；在所述元胞结构上部具有弧形槽，所述终端结构包括多种不同导电类型的掺杂条；各不同导电类型的掺杂条相间设置于所述元胞结构上部的槽中，本发明专利技术有效解决了传统结终端扩展终端结构的工艺容差小，工艺复杂，终端耐压小，可靠性低的问题。可靠性低的问题。可靠性低的问题。

【技术实现步骤摘要】
一种高压功率半导体器件


[0001]本专利技术属于功率半导体
，具体涉及一种高压功率半导体器件。

技术介绍

[0002]对高压功率半导体器件而言，在其处于阻断状态时需要承受高的耐压，然而，在器件元胞区域的边缘处由于存在曲率效应使电场在边缘处集中导致器件提前击穿，从而使得器件实际的耐压远远小于其理论设计值，为了解决上述曲率效应所带来的问题提高器件的击穿电压，业界开展了结终端技术的研究，多种结终端结构相继被提出，图1所示给出了一种传统两区结终端扩展终端结构，通过两次离子注入使远离主结的结终端扩展区比靠近主结的结终端扩展区具有低的掺杂浓度，此终端结构利用表面引入的附加电荷产生与主结方向相反的电场，削弱了主结的电场强度从而提高了器件的击穿电压，引入的表面结终端扩展结构在器件击穿之前处于全耗尽耐压状态，因此，终端的效率较高。
[0003]然而，为了使引入的表面结终端扩展结构在器件击穿之前全耗尽，结终端扩展终端结构自身的浓度较低，即使采用长时间的热推结过程，结深仍较浅，浅的结深不利于获得高的器件终端击穿电压。
[0004]同时，由于其浓度较低对表面缺陷浓度比较敏感，受表面态影响较大，并且离主结越远，浓度越低，受表面态影响越为严重，因此，传统结终端扩展终端结构的工艺容差小，工艺复杂，终端耐压小，可靠性低，并且制造出来的终端结构良率、稳定性、一致性都不佳，限制了其在高压器件中的应用。

技术实现思路

[0005]为了解决现有技术中所存在的传统结终端扩展终端结构的工艺容差小，工艺复杂，终端耐压小，可靠性低的技术问题，本专利技术提供一种高压功率半导体器件，包括：元胞结构和终端结构；在所述元胞结构上部具有弧形槽；
[0006]所述终端结构包括多种不同导电类型的掺杂条；各不同导电类型的掺杂条相间设置于所述元胞结构上部的槽中。
[0007]优选的，所述元胞结构包括金属化阳极(4)和第二导电类型半导体区(1)；
[0008]所述第二导电类型半导体区(1)设置于所述元胞结构上部边缘，所述金属化阳极(4)覆盖于所述第二导电类型半导体区(1)上；
[0009]所述终端结构还包括截止环(8)，所述截止环(8)位于所述元胞结构弧形槽的底部；
[0010]所述掺杂条配合所述弧形槽的形状设置于所述第二导电类型半导体区(1)和截止环(8)之间。
[0011]优选的，所述掺杂条包括第一导电类型掺杂条(11)和第二导电类型掺杂条(12)；
[0012]所述第一导电类型掺杂条(11)在靠近所述金属化阳极(4)位置的面积大于靠近所述截止环(8)位置的面积；所述第二导电类型掺杂条(12)在靠近所述金属化阳极(4)位置的
面积小于靠近所述截止环(8)位置的面积；
[0013]所述第一导电类型掺杂条(11)和所述第二导电类型掺杂条(12)浓度相同，导电类型不同。
[0014]优选的，所述第一导电类型掺杂条(11)和第二导电类型掺杂条(12)均为条状结构。
[0015]优选的，所述第一导电类型掺杂条(11)为条状结构；
[0016]所述第二导电类型掺杂条(12)包括由多个区域构成的条状结构，所述每个区域的掺杂浓度不同。
[0017]优选的，所述第一导电类型掺杂条(11)为条状结构，所述第二导电类型掺杂条(12)为块状结构；所述块状结构为多个，且面积相等；
[0018]所述第二导电类型掺杂条(12)以多行多列的形式镶嵌在所述第一导电类型掺杂条(11)中，且沿所述第二导电类型半导体区(1)到截止环(8)的方向数量逐渐增多。
[0019]优选的，所述元胞结构还包括金属化阴极(5)、第一导电类型半导体区(3)和半导体漂移区(2)；
[0020]所述金属化阴极(5)位于第一导电类型半导体区(3)的背面；所述半导体漂移区(2)位于所述第一导电类型半导体区(3)的正面。
[0021]优选的，所述半导体器件包括硅、锗硅、砷化镓、碳化硅、氮化镓、三氧化二镓或金刚石。
[0022]与现有技术相比，本专利技术的有益效果为：
[0023]1、本专利技术提供的一种高压功率半导体器件，包括：元胞结构和终端结构；在所述元胞结构上部具有弧形槽，所述终端结构包括多种不同导电类型的掺杂条；各不同导电类型的掺杂条相间设置于所述元胞结构上部的槽中，本专利技术有效解决了传统结终端扩展终端结构的工艺容差小，工艺复杂，终端耐压小，可靠性低的问题。
[0024]2、本专利技术提供的一种高压功率半导体器件，提升了终端效率，提高了击穿电压。
[0025]3、本专利技术提供的一种高压功率半导体器件，本结构不需要长时间的热推结过程就能实现更深的结深，避免了传统结终端结构为了实现深结而需要的长时间热推结过程，并且，进一步避免了制造过程中芯片翘曲，降低了芯片制造难度和成本，提高了良率、稳定性和一致性。
[0026]4、本专利技术提供的一种高压功率半导体器件，终端区域的平滑过渡槽在使结终端扩展结构具有更深的结深的同时，避免了在槽和主结的过渡区域形成电场集中，形成的结终端扩展结构结深结构进一步降低了器件界面处的电场集中现象，使得峰值电场有效地从表面向晶格内部转移，改善了电场分布。
附图说明
[0027]为了更清楚地说明本专利技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0028]图1为传统两区结终端扩展终端结构示意图；
[0029]图2为本专利技术实施例1的终端结构示意图；
[0030]图3为本专利技术实施例2的终端结构示意图；
[0031]图4为本专利技术实施例3的终端结构示意图；
[0032]图中：1-第二导电类型半导体区；2-半导体漂移区；3-第一导电类型半导体区；4-金属化阳极；5-金属化阴极；6-第一结终端扩展区；7-第二结终端扩展区；8-截止环；11-第一导电类型掺杂条；12-第二导电类型掺杂条。
具体实施方式
[0033]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0034]实施例1
[0035]如图1所示为传统两区结终端扩展终端结构示意图；
[0036]如图2所示，本专利技术提供一种高压功率半导体器件，包括：元胞结构和终端结构；在所述元胞结构上部具有弧形槽；
[0037]所述终端结构包括多种不同导电类型的掺杂条；各不同导电类型的掺杂条相间设置于所述元胞结构上部的槽中；本专利技术有效解决传统结终端扩展终端结构的工艺容差小，工艺复杂，终端耐压小，可靠性低的问题，从而提升了终端效率，提高了击穿电压；
[0038]此外，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压功率半导体器件，其特征在于，包括元胞结构和终端结构；在所述元胞结构上部具有弧形槽；所述终端结构包括多种不同导电类型的掺杂条；各不同导电类型的掺杂条相间设置于所述元胞结构上部的槽中。2.根据权利要求1所述的半导体器件，其特征在于，所述元胞结构包括金属化阳极(4)和第二导电类型半导体区(1)；所述第二导电类型半导体区(1)设置于所述元胞结构上部边缘，所述金属化阳极(4)覆盖于所述第二导电类型半导体区(1)上；所述终端结构还包括截止环(8)，所述截止环(8)位于所述元胞结构弧形槽的底部；所述掺杂条配合所述弧形槽的形状设置于所述第二导电类型半导体区(1)和截止环(8)之间。3.根据权利要求2所述的半导体器件，其特征在于，所述掺杂条包括第一导电类型掺杂条(11)和第二导电类型掺杂条(12)；所述第一导电类型掺杂条(11)在靠近所述金属化阳极(4)位置的面积大于靠近所述截止环(8)位置的面积；所述第二导电类型掺杂条(12)在靠近所述金属化阳极(4)位置的面积小于靠近所述截止环(8)位置的面积；所述第一导电类型掺杂条(11)和所述第二导电类型掺杂条(12)浓度相同，导电类型不同。4.根...

【专利技术属性】
技术研发人员：金锐，刘江，吴军民，高明超，张金平，张波，
申请(专利权)人：国家电网有限公司国网江苏省电力有限公司电力科学研究院电子科技大学，
类型：发明
国别省市：