半导体器件及其形成方法技术

一种半导体器件及其形成方法，所述形成方法，在所述导电连接结构的侧壁上形成牺牲侧墙后，在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。由于外部侧墙材料层形成的针孔可以位于外部侧墙材料层中的多个位置，因而通过若干针孔，刻蚀溶液可以从多个位置对所述牺牲侧墙进行去除，从而可以很干净的去除所述牺牲侧墙，防止或减少牺牲侧墙材料的残留，进而增大形成的空气隙的大小，更有利于减小导电连接结构的寄生电容，提高器件的性能(比如DRAM的读写性能)。高器件的性能(比如DRAM的读写性能)。高器件的性能(比如DRAM的读写性能)。

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本专利技术涉及存储器领域，尤其涉及一种半导体器件及其形成方法。

技术介绍

[0002]动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏区与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
[0003]为了提高存储结构的集成度，动态随机存取存储器(DRAM)中的晶体管通常采用沟槽型的晶体管结构。沟槽型的晶体管的具体结构一般包括：半导体衬底；位于所述半导体衬底中的有源区；位于所述有源区中的至少一个沟槽，位于所述沟槽中的栅极；位于所述沟槽两侧的有源区的中漏区和至少一个源区。
[0004]现有DRAM的制作过程中，在形成沟道型晶体管后，还需要形成与若干晶体管中的漏区连接的位线接触区或位线接触结构(Bitline Contact，BLC)，以及形成与相应的位线接触区或位线接触结构连接的位线(BL)。
[0005]现有DRAM的位线与位线之间仍会存在较大的寄生电容，影响了DRAM的读写性能，因而如何减小位线与位线之间的寄生电容仍是本领域技术人员亟待解决的问题。

技术实现思路

[0006]本专利技术所要解决的技术问题怎样减小位线与位线之间的寄生电容。
[0007]为此，本专利技术提供了一种半导体器件的形成方法，包括：
[0008]提供基底，所述基底上形成有若干分立的导电连接结构；
[0009]在所述导电连接结构的侧壁上形成牺牲侧墙；
[0010]在所述牺牲侧墙表面上形成外部侧墙材料层；
[0011]对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；
[0012]通过所述针孔去除所述牺牲侧墙，形成空气隙；
[0013]形成封闭所述针孔的盖层。
[0014]可选的，所述外部侧墙材料层的材料与所述牺牲侧墙的材料不相同。
[0015]可选的，所述牺牲侧墙的材料为氧化物，所述外部侧墙材料层的材料为氮化物层、碳化物层或者碳氮化物层。
[0016]可选的，所述穿孔处理为离子注入，进行离子注入时，注入的离子通过轰击和/或化学反应的方式去除部分外部侧墙材料层，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔。
[0017]可选的，所述牺牲侧墙的材料为氧化硅，所述外部侧墙材料层的材料为氮化硅。
[0018]可选的，所述离子注入注入的杂质离子为BF3或AsH3，注入能量为1KeV～10KeV，注入的角度为10
°
～45
°
[0019]可选的，采用湿法刻蚀工艺通过所述针孔去除所述牺牲侧墙。
[0020]可选的，所述牺牲侧墙的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。
[0021]可选的，所述外部侧墙材料层除了形成在所述牺牲侧墙表面上，还形成在所述导电连接结构的顶部表面上。
[0022]可选的，所述外部侧墙材料层仅形成在所述牺牲侧墙表面上。
[0023]可选的，在所述导电连接结构的侧壁上形成牺牲侧墙之前，还包括步骤：在所述导电连接结构的侧壁和顶部表面上形成内部侧墙材料层；在形成内部侧墙材料层后，在所述导电连接结构的侧壁上的内部侧墙材料层的表面形成牺牲侧墙。
[0024]可选的，所述内部侧墙材料层的材料与所述牺牲侧墙的材料不相同。
[0025]可选的，在所述外部侧墙材料层表面上和导电连接结构顶部表面上形成盖层，所述盖层封闭所述针孔。
[0026]可选的，采用原子层沉积工艺或等离子体增强化学气相沉积形成所述盖层。
[0027]可选的，所述导电连接结构为存储器的位线结构。
[0028]可选的，所述半导体基底包括半导体衬底和位于半导体衬底上的底层介质层，所述半导体衬底中具有若干分立的有源区，每一个有源区中具有两个埋入式栅极；所述底层介质层中形成有与所述两个埋入式栅极之间的有源区连接的位线接触结构；所述底层介质层上形成有与相应的位线接触结构连接的位线结构。
[0029]可选的，所述导电连接结构为金属线互连结构、插塞结构、大马士革互连结构或栅极结构。
[0030]可选的，所述盖层部分填充所述针孔。
[0031]本专利技术还提供了一种半导体器件，包括：
[0032]基底，所述基底上形成有若干分立的导电连接结构；
[0033]外部侧墙材料层，位于所述导电连接结构的侧面，且在所述外部侧墙材料层与所述导电连接结构侧面之间具有空气隙，所述外部侧墙材料层具有朝向所述空气隙的针孔；
[0034]盖层，位于所述外部侧墙材料层的侧面，所述盖层的厚度小于所述外部侧墙材料层的厚度，且所述盖层部分填充所述针孔，以使所述空气隙密闭。
[0035]可选的，所述外部侧墙材料层的厚度为0.5nm～1nm，所述盖层的厚度为0.1nm～0.5nm。
[0036]与现有技术相比，本专利技术技术方案具有以下优点：
[0037]本专利技术的半导体器件的形成方法，在所述导电连接结构的侧壁上形成牺牲侧墙后，在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。由于外部侧墙材料层形成的针孔可以位于外部侧墙材料层中的多个位置，因而通过若干针孔，刻蚀溶液可以从多个位置对所述牺牲侧墙进行去除，从而可以很干净的去除所述牺牲侧墙，防止或减少牺牲侧墙材料的残留，进而增大形成的空气隙的大小，更有利于减小导电连接结构的寄生电容，提高器件的性能(比如
DRAM的读写性能)。
[0038]进一步，所述外部侧墙材料层仅形成在所述牺牲侧墙表面上，这样带来的效果是：形成外部侧墙材料层时或者后续进行穿孔处理后，使得牺牲侧墙的顶部表面可以直接被暴露，在去除所述牺牲侧墙时，刻蚀溶液可以从牺牲侧墙的顶部表面以及穿过针孔同时对牺牲侧墙进行刻蚀，使得牺牲侧墙更容易被干净的去除，提高了形成的空气隙的大小。
[0039]进一步，所述形成的盖层部分填充(未填充满)所述针孔，因而剩余的未被盖层材料填充的针孔可以作为空气隙的一部分，从而进一步增大了空气隙的大小，使得相邻导电连接结构的寄生电容能进一步减小。
[0040]本专利技术的半导体器件，所述外部侧墙材料层与所述导电连接结构侧面之间具有空气隙，减小了相邻导电连接结构之间的寄生电容。且所述盖层部分填充(未填充满)所述针孔，因而剩余的未被盖层材料填充的针孔可以作为空气隙的一部分，从而进一步增大了空气隙的大小，使得相邻导电连接结构的寄生电容能进一步减小
附图说明
[0041]图1
‑
12为本专利技术实施例半导体器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供基底，所述基底上形成有若干分立的导电连接结构；在所述导电连接结构的侧壁上形成牺牲侧墙；在所述牺牲侧墙表面上形成外部侧墙材料层；对所述外部侧墙材料层进行穿孔处理，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔；通过所述针孔去除所述牺牲侧墙，形成空气隙；形成封闭所述针孔的盖层。2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外部侧墙材料层的材料与所述牺牲侧墙的材料不相同。3.如权利要求1或2所述的半导体器件的形成方法，其特征在于，所述牺牲侧墙的材料为氧化物，所述外部侧墙材料层的材料为氮化物层、碳化物层或者碳氮化物层。4.如权利要求3所述的半导体器件的形成方法，其特征在于，所述穿孔处理为离子注入，进行离子注入时，注入的离子通过轰击和/或化学反应的方式去除部分外部侧墙材料层，在所述外部侧墙材料层中形成暴露出牺牲侧墙表面的针孔。5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述牺牲侧墙的材料为氧化硅，所述外部侧墙材料层的材料为氮化硅。6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述离子注入注入的杂质离子为BF3或AsH3，注入能量为1KeV～10KeV，注入的角度为10
°
～45
°
。7.如权利要求1所述的半导体器件的形成方法，其特征在于，采用湿法刻蚀工艺通过所述针孔去除所述牺牲侧墙。8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述牺牲侧墙的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为氢氟酸溶液。9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外部侧墙材料层除了形成在所述牺牲侧墙表面上，还形成在所述导电连接结构的顶部表面上。10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外部侧墙材料层仅形成在所述牺牲侧墙表面上。11.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述导电连接结构的侧壁上形...

【专利技术属性】
技术研发人员：元大中，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：