储存装置及存取该储存装置的一状态信息的方法制造方法及图纸

本发明专利技术为一种储存装置，及存取该储存装置的一状态信息的方法。该储存装置设置于一主机内。该储存装置的一装置数据结构字段记录非易失性存储器的一状态信息，且一控制模组可因应主机的控制信号存取该状态信息。如此该主机的作业系统或应用程序可获知非易失性存储器的状态信息，以确保所储存数据的安全与妥善。

【技术实现步骤摘要】

本专利技术涉及一种储存装置及存取一储存装置的一状态信息的方法，更详细地 说，涉及一种包含非易失性存储器的储存装置，其利用一装置数据结构字l史储存一 状态信息。
技术介绍
非易失性存储器(non-volatile memory)依存储器内的数据是否能在使用时 随时被覆写区分，可分为只读存储器(ROM， Read Only Memory )和快闪存储器(Flash Memory)两大类，其中快闪存储器广泛地为许多电子装置所使用，如手机、数码相 机、MP3播放器等。快闪存储器虽然具备许多优点，但其硬件电气特性之一为具有 抹除次数限制。 一般状态下，SLC (Single Level Cell )型存储器抹除极限为十万 次，MLC (Multiple Level Cell )型存储器更只有一万次，而且在正常使用情况下， 经常会有毁损区块(Bad Block)产生，当备用区块全部损毁时，快闪存储器即无 法写入数据。目前已有电子装置使用以快闪存储器作为储存单元的磁碟机。此时快闪存储 器的读写次数与使用时间将大幅增加，导致其更容易产生毁损。因此，如何在此类 磁碟机发生异常或其使用寿命将届时，及时回报磁碟机状态信息至作业系统以及相 关应用程序，让使用者可以获得相关使用信息，并在磁碟机即将损毁前进行替换或 备份，以保护数据的正确及妥善保存，即为重要的研究课题。针对以快闪存储器作为储存单元的磁碟机，并没有相关的磁碟机状态信息回 报机制的现有技术。现今管理快闪存储器的作法，将快闪存储器的状态信息储存于 快闪存储器内的控制芯片， 一般作业系统及相关监控程序无法取得状态信息。因此 只能通过制造厂商本身所提供的应用程序存取快闪存储器的控制芯片，才能获得快 闪存储器的状态信息，而各家厂商所设计的控制芯片均不相同，是故各厂商的应用 程序亦无法读取他厂商的存储器控制芯片。综上所述，如何将以快闪存储器作为储存单元的石兹碟机的状态信息回报给作业系统及监控程序，以确保数据安全及妥善，乃为此一业界亟待解决的问题。
技术实现思路
本专利技术的一目的在于提供一种储存装置，该储存装置设置以固定于一主机内， 并具有一非易失性存储器、 一装置数据结构字段，以储存一状态信息。该装置数据 结构字段符合一通用协定，使该主机内的作业系统或应用程序可利用发出控制信号 至该储存装置的方式，取得该非易失性存储器的状态信息，以判断包含非易失性存 储器的状况。本专利技术的另一目的在于提供一种储存装置，该储存装置的装置数据结构字段 可预先重新定义，用以储存需要的状态信息，并适时将此等状态信息回报至作业系 统或应用程序，以使作业系统或应用程序判断储存装置的使用状态。为达上述目的，该储存装置包含一非易失性存储器、 一装置数据结构字段，用以储存该非易失性存储器的一状态信息；以及一控制模组，用以因应该主机的一 控制信号，存取该装置数据结构字段的该状态信息。如此作业系统或应用程序利用 主机的控制信号，即可存取该非易失性存储器的状态信息，以达到监控该储存装置 的目的。本专利技术的又一目的在于提供一种存取一储存装置的一状态信息的方法，该储 存装置包含一非易失性存储器，该非易失性存储器包含一装置数据结构字段，该状 态信息储存于该装置数据结构字段中。通过此方法，只须存取非易失性存储器的装 置数据结构字段，即可得到非易失性存储器的状态信息。为达此目的，该方法包含下列步骤接收一主机的一控制信号；以及根据该 控制信号，存取该装置数据结构字段的该状态信息。为让本专利技术的上述目的、技术特征、和优点能更明显易懂，下文以较佳实施 例配合附图进行详细说明。附图说明图1为本专利技术第一实施例的示意图2为本专利技术第一实施例的装置数据结构字段的示意图；以及 图3为利用本专利技术的方法存取储存装置的一流程图。主要元件符号说明1:主机11:储存装置12:总线接口111:装置数据结构字段112:控制模组113:非易失性存储器具体实施例方式以下将通过实施例来解释本
技术实现思路
，其关于一种包含非易失性存储器的储 存装置。然而，本专利技术的实施例并非用以限制本专利技术需在如实施例所述的任何特定 的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本专利技术的目 的，而非用以限制本专利技术。需说明者，以下实施例及附图中，与本专利技术无关的元件 已省略而未绘示。图1描绘本专利技术的第一实施例，为一主机1内部的一储存装置11与一总线接 口 12的连结示意图，总线接口 12符合ATA/ATAPI规格。储存装置ll设置以固定 于主机l内部，并包含一装置数据结构字段lll、 一控制模组112以及一非易失性 存储器113，在本实施例中为快闪存储器。非易失性存储器113接受总线接口 12 的一控制信号101以进行存取操作，其中控制信号101来自主机1。装置数据结构 字段111用以储存非易失性存储器113的一状态信息102;控制模组112用以因应 该主机1的一控制信号101,存取该装置数据结构字段111的该状态信息102。状态信息102包含非易失性存储器113目前的使用状况及稳定度，主机1藉 由相容于一通用协定的控制信号101，通过总线接口 12读取状态信息102,在本实 施例中，通用协定为自我检测分析与回报技术(self-monitoring, analysis, and reporting technology, S. M. A. R. T.)协定。符合S. M. A. R. T.协定的储存装置11 ， 其装置数据结构字段111的序列多个位元位址，例如位元位址386至位元位址 510 ，保留为可自行定义的字段。状态信息102即储存于位元位址0至位元位址 361内，主机1的作业统或监控程序可藉读取位元位址0至位元位址361此取得储 存装置11的信息。承上所述，非易失性存储器113包含快闪存储器，意即包含多个区块，例如 数据区块、空白区块、暂存区块以及损毁区块等。因此状态信息102即至少包含一使用区块数目、 一损毁区块数目与一空白区块数目。状态信息102亦可包含一初始 损毁区块数目、 一经使用后损毁区块数目、 一储存页容量、 一被取代的储存页数目、 一4刀始只t应的储存页(initially mapped out page)凄丈目等ll息。为了方便了解，于此进一步地说明本实施例以装置数据结构字段111定义此 字段内容的方式。请参阅图2，装置数据结构字段lll包含字段llla、 lllb、 lllc、 llld、 llle及lllf。字段111a包含位元386至395,用以代表非易失性存储器113 的相关信息；字段lllb包含位元396,用以代表非易失性存储器113所包含的管 理单位数目；字段lllc包含位元397,代表管理单位A，为非易失性存储器113 所包含的多个管理单位其中之一；字段llld包含位元398,代表管理单位A的数 据区块数目；字段llle包含位元400,代表管理单位A的空白区块数目；字段lllf 包含位元401，代表管理单位A的初始的损毁区块数目；字段lllg包含位元402, 代表管理单位A的现在使用中的损毁区块数目。需注意者，非易失性存储器113 所包含的其他管理单位的信息，可储存于装置数据结构字段lll的其他字段，在此 不再赘述；装置数据结构字段111本文档来自技高网...

【技术保护点】
一种储存装置，设置于一主机内，该储存装置包含：　一非易失性存储器，包含：　一装置数据结构字段，用以储存该非易失性存储器的一状态信息；以及　一控制模组，用以因应该主机的一控制信号，存取该装置数据结构字段的该状态信息。

【技术特征摘要】
1. 一种储存装置，设置于一主机内，该储存装置包含一非易失性存储器，包含一装置数据结构字段，用以储存该非易失性存储器的一状态信息；以及一控制模组，用以因应该主机的一控制信号，存取该装置数据结构字段的该状态信息。2. 如权利要求1所述的储存装置，其中该非易失性存储器为快闪存储器。3. 如权利要求1所述的储存装置，其中该控制信号相容于自我检测分析与回 报技术S. M. A. R. T.协定。4. 如权利要求1所述的储存装置，其中该非易失性存储器包含多个区块，该 状态信息包含一数据区块数目、一损毁区块数目与一空白区块数目数目至少其中之5. 如权利要求1所述的储存装置，其中该控制模组于该主机启动时存取该装 置数据结构字段的该状...

【专利技术属性】
技术研发人员：林弘伟，张孝德，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]