【技术实现步骤摘要】
【国外来华专利技术】 (本申请根据35 USC 119要求1999年9月22日递交的日本专利申请平11-269520作为其优先权，并将其全部内容在此引作参考。)
本专利技术涉及半导体装置，特别是涉及包括具有可以将输出缓冲器电路与外部电阻合并调节功能的输出阻抗控制电路的半导体装置。
技术介绍
随着MPU(微处理器单元)性能的提高，要求存储器的数据传送速度力图高速化。外部超高速缓存等的工作频率已达数百MHz水平。 为了以这种频率将存储器的输出数据传送给MPU，需要考虑主板上数据总线的信号反射等，存储器侧的输出缓冲器电路的阻抗和主板上数据总线的阻抗必须取得匹配。随着工作频率的增加，此阻抗匹配所需要的精度也更严格。因此，需要利用对来自电路设计时的偏差补正的功能。 对于加工工艺误差等制造工序中的误差及工作温度和工作电压等使用条件引起的存储器侧的输出电路晶体管的有效驱动力方面的特性的变化，该功能通过使应该补正这些因素的晶体管大小的变化可将该驱动力调整到所要求的值。该功能称为可编程阻抗控制功能。 图1为实现此可编程阻抗控制功能的电路图。此电路的构成包括输出缓冲器电路111和调整此输出缓冲器...
【技术保护点】
一种半导体装置，包括： 一个输出缓冲器电路，具有并联的外部驱动用的多个晶体管； 与一个外部电阻相连接的连接端子；以及 一个输出阻抗控制电路，与上述连接端子及上述输出缓冲器电路相连接，并根据上述外部电阻对上述输出缓冲器的阻抗进行调整，其包括： 第一导电型的第一晶体管，与上述连接端子相连接； 第一电平控制电路，控制上述第一晶体管的栅极的电平使上述连接端子的电压变为规定的电压电平； 第一导电型的第二晶体管，上述第一晶体管和栅极及源极分别相通； 第二导电型的第一虚拟用晶体管组，与上述第二晶体管相连接，具有与上述外部驱动用的多个晶体管相对应的...
【技术特征摘要】
【国外来华专利技术】JP 1999-9-22 269520/1999书而不是由上述的描述确定，并且与权利要求书等效的范围内的所有改变都应包括在本发明之内。权利要求1.一种半导体装置，包括一个输出缓冲器电路，具有并联的外部驱动用的多个晶体管；一个与外部电阻相连接的连接端子；以及一个输出阻抗控制电路，其与上述连接端子及上述输出缓冲器电路相连接，并根据上述外部电阻对上述输出缓冲器电路的阻抗进行调整，其包括第一导电型的第一晶体管，与上述连接端子相连接；第一电平控制电路，控制上述第一晶体管的栅极的电平使上述连接端子的电压变为规定的电压电平；第一导电型的第二晶体管，和上述第一晶体管分别共用栅极及源极；第二导电型的第一虚拟用晶体管组，与上述第二晶体管相连接，具有与上述外部驱动用的多个晶体管相对应的电路，该第一虚拟用晶体管组的各个晶体管为并联；第一控制电路，与上述第二晶体管及上述第一虚拟用晶体管组相连接，控制上述第一虚拟用晶体管组使上述第二晶体管及上述第一虚拟用晶体管组的连接节点的电平变为上述规定的电压电平；以及第二控制电路，基于上述第一控制电路的控制结果控制上述外部驱动用的多个晶体管。2.如权利要求1所述的半导体装置，上述输出阻抗控制电路还包括第一导电型的第三晶体管，其栅极与上述第一晶体管的栅极相连接，其源极与上述第一晶体管的源极相连接；第二导电型的第四晶体管，与上述第三晶体管串联；第二电平控制电路，控制上述第四晶体管的栅极的电平使上述第三晶体管和上述第四晶体管的连接节点的电平等于上述规定的电压；第二导电型的第五晶体管，其栅极与上述第四晶体管的栅极相连接，其源极与上述第四晶体管的源极相连接；第一导电型的第二虚拟用晶体管组，与上述第五晶体管相连接，具有与上述外部驱动用的多个晶体管相对应的电路，该第二虚拟用晶体管组的各个晶体管为并联；以及第三控制电路，与上述第五晶体管及上述第二虚拟用晶体管组相连接，控制上述第二虚拟用晶体管组使上述第五晶体管及上述第二虚拟用晶体管组的连接节点的电平变为上述规定的电压电平。3.如权利要求2所述的半导体装置，上述第一及第二晶体管的共用源极端子由上述输出缓冲器电路的驱动用电源驱动。4.如权利要求2所述的半导体装置，上述规定的电压电平为上述输出缓冲器电路驱动用电源的电压的1/2。5.如权利要求1所述的半导体装置，上述输出阻抗控制电路还包括一个电源发生电路，向上述第一电平控制电路输出上述规定电压电平...
【专利技术属性】
技术研发人员：大塚伸朗，亀田靖，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。