用于存储设备的读出放大器制造技术

一种存储器控制电路，包括按照一个读控制信号和一个地址值控制的读充电控制电路。按照一个写控制信号和相同的或不同的一个地址控制写充电控制电路。利用读充电控制电路和写充电控制电路控制向相同的数据Ｉ／Ｏ线的充电和自相同的数据Ｉ／Ｏ线的充电。一种列选择线电路可配置成第一装置，其中的第一输出按照读控制输入和地址激励，第二输出按照写控制输入和相同的或不同的地址激励。在第二装置中，按照地址和读控制信号或写控制信号激励第一输出。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种改进的用于存储设备的读出放大器。本申请案要求享有序号为60/308195的临时申请的优先权。
技术介绍
图1表示一种典型的数据通道结构，具有位线读出放大器(BLSA)、PSA、NSA、LA、LAB、数据输入/输出线(DIO、DIOL)、列选择线(CSL)、存储单元(MC)一个电容器C和一个存取晶体管N5、位线(BL)、互补位线(BLB)、数据输出读出放大器10、负载(L1、L2)、以及字线(WL)。典型的BLSA包括分别连接到BL和BLB上的一个PMOS读出放大器(PSA)和一个NMOS读出放大器(NSA)。读出操作按以下所述进行。在WL激励前，BL和BLB通过一个VBL电压发生器和一个均衡预充电电路(未示出)预充电到相同的电压电平。VBL电平是VCC电压电平的一半。如果将一个行有效(active)命令以及一个行地址一起加到DRAM，则和这个行地址相关的WL被激励。在电容器C上的电荷与BL的电荷耦合并共同分享。这种情况称之为“电荷共享(charge sharing)(CS)”操作。通过CS操作在BL和BLB之间产生一个微小的电压差，然后借助于允许(enabling)信号LA和LAB由PSA和NSA电路并结合读出放大器对这个微小的电压差进行读出放大。如果在电容器C中的电荷在逻辑上是“高”，换言之是“VCC”，则在CS操作和读出放大操作期间BL在逻辑上是“高”，并且BLB在逻辑上是“低”。在BL/BLB中的经过放大的数据分别响应穿过晶体管N3和N4的CSL信号传送到DIO/DIOB线。CSL信号是通过一个读命令或一个写命令结合一个列地址启用的。数据输出读出放大器10利用两个负载晶体管L1和L2。负载晶体管L1和L2包括一个PMOS或NMOS晶体管，它们连接到某个电源电压上，例如像电源电压或地电压，以便在读出操作期间向DIO或DIOB线提供电流。传送到DIO或DIOB线的数据通过数据输出读出放大器10进行放大。经过放大的数据响应于一个信号(未示出)通过数据输出缓冲器20向外输出。在行有效命令和数据输出之间的时间称之为存取时间(tRAC)。按现有技术的处理技术提供的电荷共享(CS)时间约为10ns，存取时间约为40毫微秒(ns)左右。在图1所示的BLSA结构中，CS时间和读出放大时间(SEN时间)必须发生在CSL允许电荷从BL和BLB线转到DIO和DIOB线之前。DIO/DIOB线的电容性负载大于BL/BLB线的电容性负载10倍左右。如果在BL在某个电压电平读出之前CSL允许操作，例如说在约0.5伏和约1伏之间的一个ΔVBL，则不可能对BL和BLB上的数据进行读出放大。在BL和BLB之间的电位差称之为ΔVBL。这种BLSA结构对于不关心CS和SEN时间的动态随机存取存储器(DRAM)是可以利用的。通过减小CS时间和SEN时间可以减小存取时间tRAC。存取时间tRAC约为20ns的DRAM称之为高速DRAM或快循环随机存取存储器(FCRAM)。使用数据输入缓冲器进行写操作。DIN是数据输入。数据输出读出放大器10用于读出操作。图2是图1中的读出操作数据是“1”时的一个时序图。每一个命令都与时钟信号的上升沿同步。具有地址(行地址)的ROW ACTIVE(行有效)命令允许一个特定的字线(WL)操作。具有地址(列地址)的读命令允许CSL信号操作。在图1的结构中，CS时间和SEN时间应该在允许CSL线操作之前完成。LA和LAB的允许操作点由存贮芯片设计人员确定。在CSL允许操作后，在BL和BLB线上的数据就传送到DIO和DIOB线上。最后，将DIO和DIOB线上的数据传送到数据输出缓冲器(DOUT)20上。DOUT在数据传送前通常预充电到Hi-Z电平。图3表示用于半导体存储设备中的一个常规的高速位线读出放大器(BLSA)的典型的数据通道结构。这种BLSA在Taguchi等人的文章“具有64位并行数据总线结构的40ns和64兆位的DRAM”(有关固态电路的IEEE杂志，第26卷第11期，14931～497页1991年11月)中进行了更加详细地描述。图3表示的是分别用于读和写操作的分开的列选择线(CSL)WCSL和RCSL、以及分开的数据线RDO/RDOB和WDI/WDIB。对于高速读操作，在BLSA中实现直接读出放大器，所说的直接读出放大器称之为读出用的读出放大器(RSA)。这种RSA按类似于差分放大器方式操作。在本公开中，直接读出放大器(DSA)、RSA、和差分放大器指的是相同的事物。利用RSA将微小的电压差进行放大。在这种情况下，RCSL的允许操作时间可能比图1方案中所示的CSL时间迅速一些。设计人员可以选择CSL允许操作时间点，然后对于FCRAM设计一个较短的tRAC。由于即使在激励WL之前有可能激励RCSL，在这个方案中并不需要CS时间和SEN时间中的大部分。换句话说，只要将WL一激励，就可激励RCSL。如果在BL和BLB之间存在一个微小的电压差，在没有PSA和NSA的情况下RSA也要将BL和BLB放大。在此方案中，数据误差极少发生。尽管DIO线的负载很大，这个差分放大器RSA也能放大这个微小的电压差。但是这个方案还存在一个问题。就实施RSA而论，需要分开实现读和写的通道，从而在读操作和写操作期间才不会发生数据争用。和任何其它读出放大器方案相比，这需要较大的IC线路布局面积。图4表示的是图3中当数据是“1”时的一个时序图。如图所示，RCSL减小了允许操作时间。大多数CS时间和SEN时间不需要进行CSL的允许操作。这样就可提供较快的RCSL允许操作，进而提供较短的存取时间tRAC。图5表示的是另一种类型的数据通道结构，它包括一个用于半导体存储设备的常规的高速BLSA。在输入一个写命令时只使用WR信号。WR信号不包括任何地址信息。在写和读这两个操作期间都使用CSL。数据的输入线和输出线也是共用的。DIOG3包括4个晶体管N11、N12、N13和N14。这个DIOG3的数据输入/输出选通晶体管在DRAM中大大地增加了线路布局面积。另一个问题是，电流消耗增大了，这是由于对于响应WR和CSL的读操作和写操作两者都要进行RSA操作引起的。本专利技术旨在解决和这种现有技术相关的这些问题和其它问题。
技术实现思路
一种存储充电电路包括一个读充电控制电路，所说读充电控制电路按照读控制信号和一个地址值进行控制。写充电控制电路按照写控制信号和相同的或不同的地址值进行控制。使用读充电放大器电路和写充电放大器电路来控制向相同的数据IO线的充电和自相同的数据IO线的充电。可以将一个列选择线电路配置成第一种装置，其中按照一个读控制信号和一个地址激励第一输出，并且按照一个写控制信号和一个相同的或不同的地址激励第二输出。在第二装置中，按照一个地址和读控制信号或写控制信号激励第一输出。从下面开始的本专利技术的优选实施例的详细描述并参照附图，本专利技术的上述这些目的和其它目的、特征、和优点都将变得更加显而易见。附图说明图1是一种存储数据通道结构的电路示意图。图2是图1所示电路的时序图。图3是另一个存储数据通道结构的电路示意图。图4是图3所示电路的时序图。图5是再一个存储数据通道结构的电路示意图。图6是按照本专利技术的一个方面的一个充电控制本文档来自技高网...

【技术保护点】
一种电路，包括：一个读充电控制电路，它由一个读信号和一个地址激励；和一个写充电控制电路，它由一个写信号和相同的或不同的地址激励，读充电控制电路和写充电控制电路这两者都耦合到共用的数据Ｉ／Ｏ线。

【技术特征摘要】
US 2001-7-26 60/308,195;US 2001-11-13 10/002,5421.一种电路，包括一个读充电控制电路，它由一个读信号和一个地址激励；和一个写充电控制电路，它由一个写信号和相同的或不同的地址激励，读充电控制电路和写充电控制电路这两者都耦合到共用的数据I/O线。2.根据权利要求1所述的电路，其特征在于，读充电控制电路是一个读出放大器。3.根据权利要求1所述的电路，其特征在于，写充电控制电路在数据I/O和位线之间传送电荷。4.根据权利要求1所述的电路，其特征在于，写充电控制电路只包括两个写控制门，第一个写控制门控制一个位线的电荷，第二个写控制门控制一个互补位线的电荷。5.根据权利要求4所述的电路，其特征在于，第一和第二写控制门这两者都由一个写列选择线信号控制。6.根据权利要求4所述的电路，其特征在于，第一写控制门直接耦合在位线和数据I/O线之间，第二写控制门直接耦合在互补位线和互补数据I/O线之间。7.根据权利要求1所述的电路，其特征在于，读充电控制电路包括控制从一个位线向一个互补数据I/O线的充电的第一读控制门，以及控制从一个互补位线向一个数据I/O线的充电的第二读控制门。8.根据权利要求7所述的电路，其特征在于，第一和第二读控制门这两者都由一个读列选择线信号控制。9.根据权利要求7所述的电路，其特征在于，第一读控制门直接耦合在位线和互补数据I/O线之间，第二读控制门直接耦合在互补位线和数据I/O线之间。10.根据权利要求1所述的电路，其特征在于，包括一个数据输出读出放大器，它耦合在一个数据输出缓冲器和数据I/O线之间。11.根据权利要求10所述的电路，其特征在于，包括负载晶体管，它们在读充电控制电路和数据输出读出放大器之间共享。12.根据权利要求1所述的电路，其特征在于，读充电控制电路包括第一晶体管，具有耦合到一个位线的第一端、耦合到一个互补数据I/O线的第二端、以及第三端；第二晶体管，具有耦合到一个互补位线的第一端、耦合到一个数据I/O线的第二端、以及第三端；和第三晶体管，具有耦合到列选择线的第一端、耦合到第一和第二晶体管的第三端的第二端、以及耦合到第一参考电压的第三端。13.根据权利要求12所述的电路，其特征在于，写充电控制电路包括第一晶体管，具有耦合到一个列选择线的第一端、耦合到一个互补位线的第二端、以及耦合到互补数据I/O线的第三端；第二晶体管，具有耦合到写列选择线的第一端、耦合到一个数据I/O线的第二端、以及耦合到位线的第三端。14.根据权利要求13所述的电路，其特征在于，包括第一负载晶体管，具有耦合到第二参考电压的第一端、耦合到数据I/O线的第二端、以及耦合到第三参考电压的第三端；第二负载晶体管，具有耦合到第二参考电压的第一端、耦合到互补数据I/O线的第二端、以及耦合到第三参考电压的第三端。15.一种电路，包括一个读充电控制电路，它由一个读列选择线激励；和一个写充电控制电路，它由一个写列选择线激励，读充电控制电路和写充电控制电路这两者都耦合到共用的数据I/O线；一...

【专利技术属性】
技术研发人员：李灿勇，李元奭，李桢培，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]