带有可编程接收器以改善性能的存储器件制造技术

本发明专利技术揭示了一种具有多个可有选择地供以不反相或反相的信号的ＤＲＡＭ的存储系统。这些ＤＲＡＭ能够从一个同时驱动多个信号的寄存器接收不反相或反相的地址／命令信号。这种系统包括一些具有可编程输入极性的ＤＲＡＭ接收器和一个具有可编程输出极性的寄存器。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术与计算机存储器领域有关，具体地说，与需要更快性能的多个同步动态随机存取存储器(DRAM)系统有关。
技术介绍
最近几年中，处理器周期自由地降到了大多数动态随机存取存储器的存取时间以下已经引起极大的关注和研究，其结果是开发了几代同步存储器件。几乎所有以前可得到的半导体动态随机存取存储器(DRAM)和许多静态随机存取存储器(SRAM)器件都采用异步时钟系统，执行存储器存取操作必需的时钟信号不是与所关联的系统处理器同步的。虽然存储器是通过处理器发送的信号来访问的，但从向存储器发送请求到接收到响应之间的准确时间间隔取决于存储器的特定内部特性。因此，系统设计人员必需考虑在“最坏情况”下的从请求信息到预期可得到信息之间的响应时间，这必然要在许多存储器操作中浪费时间。半导体加工工艺的改善已经使诸如微处理器之类的逻辑部件能工作在3GHz以上的时钟频率。存储系统时钟频率由于DRAM存储器件的特性还没有跟上。为了较好地与速度较高的处理器配合，已经设计出时钟速率高达266MHz、数据率高达533Mbit/s的同步动态随机存取存储器(SDRAM)。SDRAM响应由通常以是处理器的几倍的时钟运行的本文档来自技高网...

【技术保护点】
一种存储系统，所述存储系统包括：　　　　多个具有接收不反相的输入信号和反相的输入信号的电路的ＤＲＡＭ；以及　　　　一个编程成向这些ＤＲＡＭ提供反相的或不反相的信号的寄存器。

【技术特征摘要】
US 2003-11-18 10/707,0531.一种存储系统，所述存储系统包括多个具有接收不反相的输入信号和反相的输入信号的电路的DRAM；以及一个编程成向这些DRAM提供反相的或不反相的信号的寄存器。2.按照权利要求1的存储系统，所述存储系统包括能根据一个或多个输入信号输出极性不反相和反相的信号的重驱动电路。3.按照权利要求1所述的存储系统，所述存储系统包括一些在寄存器和各DRAM内的可编程引线，以在不反相或反相模式下进行操作。4.按照权利要求3所述的存储系统，其中所述DRAM安装在一个DIMM上。5.权利要求3的存储系统，其中一个可编程引线接到地线上以提供一个模式，而另一个可编程引线接到Vdd上以在另一个模式下进行操作。6.一种存储系统，所述存储系统包括多个具有接收不反相的输入信号和反相的输入信号的电路的DRAM；以及一个能用一个可编程引线以不反相的信号或反相的信号驱动DRAM的存储器控制器。7.按照权利要求6所述的存储系统，其中所述存储器控制器可以在加电时在一个模式下进行操作，所述存储器控制器包括一个在加电后改变模式的装置。8.按照权利要求6所述的存储系统，其中所述引线是硬线连接到DRAM上的。9.按照权利要求1所述的存储系统，其中所述寄存器用一个可编程引线以不反相的信号或反...

【专利技术属性】
技术研发人员：BG黑兹尔泽特，MW凯洛格，D兰金，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]