非易失半导体存储设备以及在其中编程的方法技术

存储单元阵列包括多个存储单元，每一存储单元具有控制栅和浮动栅。以随后有第二编程模式的第一编程模式操作编程电路。在第一编程模式中，编程电路将第一编程脉冲施加到第一存储单元，同时逐步递增第一编程脉冲的编程能力，直到第一存储单元的阈值电压变得高于或等于第一参考电压。在第二编程模式中，编程电路将第二编程脉冲施加到包括在第一存储单元内并且具有的阈值电压低于第二参考电压的第二存储单元，直到第二存储单元的阈值电压变得高于或等于第二参考电压，第二参考电压高于第一参考电压，第二编程脉冲的编程能力低于或等于第一编程模式中最后施加的第一编程脉冲的编程能力。

【技术实现步骤摘要】

本专利技术涉及非易失半导体存储设备以及在非易失半导体存储设备中编程的方法。具体而言，本专利技术涉及一种具有多个存储单元的非易失半导体存储设备，其中每一存储单元能够存储多级数据，以及涉及一种在非易失半导体存储设备中编程的方法。
技术介绍
一般来说，诸如快闪存储器那样的非易失半导体存储设备包括多个存储单元，每一存储单元具有层叠栅极结构(浮动栅结构)。也就是说，在存储单元的MOS晶体管中，浮动栅提供在基底和控制栅之间。当电荷注入到浮动栅时，每一存储单元的阈值(阈值电压)根据注入电荷的数量而变化。在这样的非易失半导体存储设备中，阈值电压与存储单元中存储的数据相关联。所以，通过检测每一存储单元的阈值电压，能够读取每一存储单元中存储的数据。“编程”意思是将电荷注入到浮动栅。在存储单元的编程过程中，存储单元的源极/漏极被施加预定电位，并且控制栅被施加高电位。从而，电荷注入到存储单元的浮动栅。通过使用一个编程脉冲，可以对多个存储单元进行编程，这导致以高速(高效率)注入电荷的存储单元与以低速(低效率)注入电荷的存储单元之间的阈值电压差增加。为了防止此类问题，通常在“编程”之后执行“验证(验证步骤)”。在验证过程中，检查浮动栅是否注入期望数量的电荷。也就是说，在验证中，存储单元的阈值电压是否成为期望的值。图1示出了当根据传统编程方法编程存储单元时，施加于控制栅的电压Vcg与编程时间(编程操作的数量)之间的关系图。如图1所示，在传统的编程中，当编程操作的数量增加时，施加于存储单元的控制栅的电压Vcg增加ΔVcg。在每次施加电压之后，执行验证操作以便验证存储单元的阈值电压是否超过了预定值。对于通过验证操作来确定其阈值电压超过了预定值的存储单元来说，在该状态下完成编程。另一方面，对于没有确定其阈值电压超过预定值的存储单元来说，继续编程操作直到阈值电压达到预定值。图2示出了根据上述传统方法编程的多个存储单元的阈值电压分布。纵坐标表示阈值电压Vth，横坐标表示存储单元的数量。阈值电压分布的宽度ΔVth表示多个存储单元之间的阈值电压差。也就是说，每一存储单元的阈值电压Vth在预定值Vref到Vref+ΔVth的范围内。由于根据上述传统编程，编程脉冲的电压增加ΔVcg，因此宽度ΔVth与ΔVcg成比例。在这种非易失半导体存储设备中，阈值电压与存储单元中存储的数据相关联。例如，编程每一存储单元，以致于数据“0”对应较高的阈值并且数据“1”对应较低的阈值。并且，多级存储技术作为一种增加非易失半导体存储设备中的存储密度的技术是已知的。根据多级存储技术，单个存储单元中存储至少两比特的数据。所述存储单元称为MLC(多级单元)。例如，四级非易失半导体存储设备中，四级存储单元能够存储2比特数据“00”、“01”、“10”以及“11”。根据编程数据，编程每一存储单元，以具有与“00”、“01”、“10”和“11”中任何一个相对应的阈值电压。根据多级(多比特)非易失半导体存储设备，当与2-值(单比特)非易失半导体存储设备相比较时，对应于不同存储数据的两个邻近阈值电压分布彼此接近。较窄的范围能够导致读取错误并且因此导致读取精度降低。同样，需要尽可能地减少图2所示存储单元的阈值电压的分布宽度ΔVth。在图1所示的编程中，为了使得分布宽度ΔVth变窄并且加宽容限，可以将编程脉冲增量ΔVcg设置为较小的值。然而，在该情况中，存在以下问题编程操作的数量增加并且编程所必需的时间也增加。日本未审专利公开号2001-357693(专利文献1)中公开了一种用于减少编程所必需的时间以及将分布宽度变窄的技术。图3示出了当根据专利文献1所述的方法编程存储单元时，施加于控制栅的电压Vcg与编程时间(编程操作的数量)之间的关系图。根据所述方法，编程操作被分类为粗略阶段和精细阶段。当编程电压增加ΔVcg3时，执行粗略阶段中的编程直到存储单元的阈值电压超过第一参考电平(Vref3)。当编程电压增加ΔVcg4时，执行精细阶段中的编程直到存储单元的阈值电压超过第二参考电平(Vref4)。精细阶段中的编程脉冲的增量宽度ΔVcg4被设置为小于粗略阶段中编程脉冲的增量宽度ΔVcg3。图4示出了正好在粗略阶段之后的阈值电压分布以及正好在精细阶段之后的阈值电压分布。上述参考的专利文献1描述了优选地将第一参考值(电平)Vref3设置为以下值，即通过从第二参考值(电平)Vref4中减去一个大于粗略阶段中增量宽度ΔVcg3的值而获得的值。完成粗略阶段之后的阈值电压分布的分布宽度ΔVth3与增量宽度ΔVcg3成比例。在粗略阶段之后，执行精细阶段的编程。结果，获得如图4所示的最终的阈值电压分布，其宽度ΔVth4与增量宽度ΔVcg4成比例。如图4所示，精细阶段之后获得的最终分布宽度ΔVth4比正好在粗略阶段之后获得的分布宽度ΔVth3窄。如上所述，根据传统的技术，多个编程脉冲被使用并且被连续地应用于编程中(参见图1和3)。在验证操作中检查阈值电压是否超过了参考值Vref(参见图2)。所以，后编程的阈值电压被控制成为期望的阈值电压电平。然而，由于噪声的影响，参考值Vref会波动。在该情况中，如图5所示，部分存储单元的阈值电压保持为低于参考值Vref，因此最终的阈值电压分布扩展到阈值电压的低的一侧。这种问题也出现于上述专利文献1的情况中。换句话说，精细阶段之后的最终阈值电压分布扩展到期望的参考电Vref4以下。
技术实现思路
所以，本专利技术的一个目的是提供一种非易失半导体存储设备及其编程的方法，其能够使得阈值电压分布的宽度变得更窄。本专利技术的另一目的是提供一种非易失半导体存储设备及其编程的方法，其能够提高读操作的精度。在本专利技术的一个方面中，一种对非易失半导体存储设备中具有浮动栅结构的存储单元进行编程的方法，包括第一编程步骤和第二编程步骤。在第一编程步骤，将第一编程脉冲施加于第一存储单元，同时逐渐地增加第一编程脉冲的编程能力，直到第一存储单元的阈值电压变得高于或等于第一参考电压。编程能力通过脉冲电压与脉冲宽度的乘积来定义。在第二编程步骤中，将第二编程脉冲施加于包括在第一存储单元内并且具有的阈值电压低于第二参考电压的第二存储单元，直到第二存储单元的阈值电压变得高于或等于第二参考电压，其中第二参考电压高于第一参考电压。第二编程脉冲的编程能力低于或等于最终编程脉冲的编程能力，最终编程脉冲是第一编程步骤中最后施加的第一编程脉冲。根据上述的方法，存储单元的阈值电压变得高于或等于第一编程步骤中的第一参考电压。当存储单元的阈值电压低于第二参考电压时，将阈值电设置高于或等于随后的第二编程步骤中的第二参考电压，其中第二参考电压高于第一参考电压。在此，在第二编程步骤中施加于存储单元控制栅的第二编程脉冲的编程能力低于第一编程步骤最后施加的最终编程脉冲的编程能力。因此，第二编程步骤中阈值电压的增长率低于第一编程步骤中阈值电压的增长率。所以，当第二参考电压被设置为稍微高于第一参考电压时，在第二编程步骤中编程的存储单元的阈值电压没有超过由第一编程步骤获得的阈值电压分布的上限。换句话说，虽然阈值电压分布的下限增加，但由第一编程步骤获得的阈值电压分布的上限没有增加。所以，由第二编程步骤使得阈值电压分布的宽度变窄，并因此两个邻近分布之间的容限变宽本文档来自技高网...

【技术保护点】
一种对非易失半导体存储设备中具有浮动栅结构的存储单元进行编程的方法，包括：第一编程步骤，将第一编程脉冲施加于第一存储单元，同时逐渐地增加所述第一编程脉冲的编程能力，直到所述第一存储单元的阈值电压变得高于或等于第一参考电压，所述编程能 力通过脉冲电压与脉冲宽度的乘积来定义；以及第二编程步骤，将第二编程脉冲施加于包括在所述第一存储单元内并且具有的阈值电压低于第二参考电压的第二存储单元，直到所述第二存储单元的所述阈值电压高于或等于所述第二参考电压，所述第二参考电压高于 所述第一参考电压，所述第二编程脉冲的编程能力低于或等于最终编程脉冲的编程能力，所述最终编程脉冲是所述第一编程步骤中最后施加的所述第一编程脉冲。

【技术特征摘要】
JP 2004-2-19 2004-0423121.一种对非易失半导体存储设备中具有浮动栅结构的存储单元进行编程的方法，包括第一编程步骤，将第一编程脉冲施加于第一存储单元，同时逐渐地增加所述第一编程脉冲的编程能力，直到所述第一存储单元的阈值电压变得高于或等于第一参考电压，所述编程能力通过脉冲电压与脉冲宽度的乘积来定义；以及第二编程步骤，将第二编程脉冲施加于包括在所述第一存储单元内并且具有的阈值电压低于第二参考电压的第二存储单元，直到所述第二存储单元的所述阈值电压高于或等于所述第二参考电压，所述第二参考电压高于所述第一参考电压，所述第二编程脉冲的编程能力低于或等于最终编程脉冲的编程能力，所述最终编程脉冲是所述第一编程步骤中最后施加的所述第一编程脉冲。2.根据权利要求1的编程方法，其中所述第二参考电压低于在所述第一编程步骤中所获得的所述第一存储单元的阈值电压分布的上限。3.根据权利要求1的编程方法，其中所述第二编程脉冲的脉冲电压低于或等于所述最终编程脉冲的脉冲电压。4.根据权利要求2的编程方法，其中所述第二编程脉冲的脉冲电压低于或等于所述最终编程脉冲的脉冲电压。5.根据权利要求1的编程方法，其中所述第二编程脉冲的脉冲宽度低于或等于所述最终编程脉冲的脉冲宽度。6.根据权利要求2的编程方法，其中所述第二编程脉冲的脉冲宽度低于或等于所述最终编程脉冲的脉冲宽度。7.一种对非易失半导体存储设备中具有浮动栅结构的存储单元进行编程的方法，包括第一编程步骤，将第一编程脉冲施加于存储单元；第一验证步骤，验证所述存储单元的阈值电压是否变得高于或等于第一参考电压；重复步骤，重复所述第一编程步骤，同时逐步递增所述第一编程脉冲的编程能力，直到所述存储单元通过所述第一验证步骤，所述编程能力通过脉冲电压和脉冲宽度的乘积来定义；第二验证步骤，验证所述存储单元的所述阈值电压是否变得高于或等于第二参考电压，所述第二参考电压高于所述第一参考电压；以及第二编程步骤，将第二编程脉冲施加到所述存储单元，同时所述第二编程脉冲的编程能力保持恒定，直到所述存储单元通过所述第二验证步骤。8.根据权利要求7的编程方法，其中所述第二编程脉冲的所述编程能力低于或等于最终编程脉冲的编程能力，所述最终编程脉冲是所述重复步骤中最后被施加的所述第一编程脉冲。9.一种非易失半导体存储设备，包括多个存储单元，每一存储单元具有浮动栅结构；以第一编程模式和第二编程模式进行操作的编程电路；以及验证电路，用于验证所述多个存储单元的一个存储单元的阈值电压是否变得高于或等于预定电压，其中所述编程电路在所述第一编程模式中将第一编程脉冲施加到所述多个存储单元的第一存储单元，同时逐步递增所述第一编程脉冲的编程能力，直到所述验证...

【专利技术属性】
技术研发人员：铃木润一，金森宏治，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]