降低位线的泄漏电流制造技术

一种用于降低ＳＲＡＭ中功率的方法，通过在备用运行中将第一电压施加到ＳＲＡＭ部分的所有位线上，以及在正常运行中将第二电压施加到ＳＲＡＭ部分的所有位线上来实现。第一电压不大于第二电压。

【技术实现步骤摘要】

本专利技术一般涉及电子电路。更具体地说，本专利技术涉及降低SRAM中的功率。
技术介绍
由于更多的电子电路被包含在一个单独的管芯上，因此一个单独的管芯所消耗的功率连续增加。为了使一个单独的IC(集成电路)的温度保持合理以维持可靠性，许多技术已被运用。例如，精制的散热片已被附加于IC的衬底。风扇也被置于一组IC附近为其降温。在某些情况下，已经使用了液体以更快地消除由IC所产生的热量。这些解决方法可能是昂贵的，并且需要占用很多空间，而这里空间非常珍贵。如果能够降低IC上的功率，同样实现更高级的集成，可减小使用IC的设备的成本和体积。在含有存储器的半导体芯片上所包括的位数平均每三年翻两番。结果，半导体存储器所消耗的功率增加了。计算机系统可以使用大量的片上和独立半导体存储器。这些计算机系统所使用的部分半导体存储器可能会在某一段时间内保持备用模式。保持备用的这部分存储器，数据是不能访问的，因此比那些被访问的半导体存储器功率需求低。在半导体存储器的每个单独的存储器单元中的泄漏电流产生了备用模式下使用的部分功率。由于用于计算机系统的或者作为微处理器芯片一部分的存储器的数量在增加，因此半导体存储本文档来自技高网...

【技术保护点】
一种用于降低ＳＲＡＭ中功率的方法，包含：ａ）在备用运行中，将第一电压（ＶＤＤ２）施加到ＳＲＡＭ部分的所有位线（５０９）上；ｂ）在正常运行中，将第二电压（ＶＤＤ１）施加到ＳＲＡＭ部分的所有位线（５０９）上；ｃ）其中所述第一电压（ＶＤＤ２）不大于所述第二电压（ＶＤＤ１）。

【技术特征摘要】
US 2005-9-23 11/2344801.一种用于降低SRAM中功率的方法，包含a)在备用运行中，将第一电压(VDD2)施加到SRAM部分的所有位线(509)上；b)在正常运行中，将第二电压(VDD1)施加到SRAM部分的所有位线(509)上；c)其中所述第一电压(VDD2)不大于所述第二电压(VDD1)。2.如权利要求1所述的用于降低SRAM中功率的方法，其中通过切换(S2)到第一电压基准来施加所述第一电压(VDD2)。3.如权利要求1所述的用于降低SRAM中功率的方法，其中通过切换(S1A-S1Z)到第二电压基准来施加所述第二电压(VDD1)。4.如权利要求2所述的用于降低SRAM中功率的方法，其中通过一个或多个晶体管来执行切换(S2)。5.如权利要求3所述的用于降低SRAM中功率的方法，其中通过一个或多个晶体管来执行切换(S1A-S1Z)。6.一种用于SRAM的功率降低系统，包含a)第一开关(S2)；b)第二开关(S1A-S1Z)；c)以使在备用运行中，当所述第一开关(S2)闭合时，第一电压基准(VDD2)...

【专利技术属性】
技术研发人员：JJ吴，JE拉奇曼，DR维斯，
申请(专利权)人：惠普开发有限公司，
类型：发明
国别省市：US[美国]