用于集成电路中的泄漏电流减少的设备及方法技术

本发明专利技术涉及集成电路IC中的泄漏电流减少。在一个方面中，一种IC可包含数字逻辑电路及极化电路。所述数字逻辑电路可具有多个输入且可包含多个逻辑门。所述极化电路可接收备用信号及包括多个位的数字输入信号。在所述备用信号被停用时，所述极化电路可基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入。然而，在所述备用信号被激活时，所述极化电路可将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例大体来说涉及电子器件，且更特定来说，涉及集成电路(IC)中的泄漏电流减少。
技术介绍
集成电路(IC)的静态功率耗散可能是IC的整体功率耗散的相对大的组成部分。举例来说，在某些存储器IC中，静态功率耗散可表示IC所耗散的功率的多达例如70 %。另外，由于晶体管尺寸随着处理的进步而变得更小，晶体管的密度可能增加且IC的静态功率耗散可相对于IC的动态功率耗散增加。IC相对大量的静态功率耗散可与晶体管的泄漏电流相关联。可使用某些电路设计技术来减少泄漏电流且因此减少静态功率耗散。举例来说，电路可使用具有较长沟道宽度及/或较高阈值电压的晶体管来减少泄漏电流。然而，此类技术可能对电路延迟及/或电路面积具有显著影响，或者可能仅提供不足的静态功率耗散减少。【附图说明】提供这些图式及在本文中相关联的描述是为了图解说明本专利技术的特定实施例且并不旨在是限制性的。图1是数字逻辑门的一个实例的示意性框图。图2是图解说明晶体管极化的四个实例的电路图。图3是根据一个实施例的电子电路的示意性框图。图4A及4B是根据各种实施例的电子电路的电路图。图5是根据另一实施例的电子电路的示意性框图本文档来自技高网...

【技术保护点】
一种集成电路，其包括：数字逻辑电路，其具有多个输入，其中所述数字逻辑电路包括多个逻辑门；及第一极化电路，其经配置以接收备用信号及包括多个位的数字输入信号，其中在所述备用信号被停用时，所述第一极化电路经配置以基于所述数字输入信号而控制所述数字逻辑电路的所述多个输入，且其中在所述备用信号被激活时，所述第一极化电路经配置以将所述数字逻辑电路的所述多个输入控制为低功率状态，相对于所述数字逻辑电路的至少一个其它状态，所述低功率状态与所述多个逻辑门的较小泄漏电流相关联。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：克里斯托弗·文森特·安托万·劳伦特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US