本揭示案提供一种半导体装置结构。结构包括第一栅极电极层、第二栅极电极层及设置在第一栅极电极层与第二栅极电极层之间的介电特征。介电特征具有第一表面。结构进一步包括设置在第一栅极电极层上的第一导电层。第一导电层具有第二表面。结构进一步包括设置在第二栅极电极层上的第二导电层。第二导电层具有第三表面，且第一表面、第二表面及第三表面为共平面。结构进一步包括设置在第一导电层上的第三导电层、设置在第二导电层上的第四导电层、以及设置在介电特征的第一表面上的介电层。介电层设置在第三导电层与第四导电层之间。层设置在第三导电层与第四导电层之间。层设置在第三导电层与第四导电层之间。
【技术实现步骤摘要】
半导体装置结构
[0001]本揭示案实施例是关于半导体装置结构。
技术介绍
[0002]半导体集成电路(integrated circuit，IC)行业经历了指数级增长。IC材料及设计的技术进步已产生若干代IC，其中每一代比前一代具有更小而更复杂的电路。在IC演进的过程中，功能密度(即，每一晶圆区域互连的装置的数目)通常增大，而几何尺寸(即，可使用制造制程产生的最小组件(或线))通常减小。装置尺寸缩小的过程通常通过提高生产效率且降低相关联成本来提供收益。装置尺寸缩小已增加IC制程的复杂性。
[0003]因此，IC制程需进行改良。
技术实现思路
[0004]根据本揭示案的一些实施例，一种半导体装置结构包括第一栅极电极层、与第一栅极电极层相邻的第二栅极电极层、以及设置在第一栅极电极层与第二栅极电极层之间的一介电特征。介电特征具有第一表面。半导体装置结构进一步包括设置在第一栅极电极层上的第一导电层。第一导电层具有第二表面。半导体装置结构进一步包括设置在第二栅极电极层上的第二导电层。第二导电层具有第三表面，且第一表面、第二表面及第三表面为共平面。半导体装置结构进一步包括设置在第一导电层上的第三导电层、设置在第二导电层上的第四导电层、以及设置在介电特征的第一表面上的介电层。介电层设置在第三导电层与第四导电层之间。
附图说明
[0005]阅读以下实施方法时搭配附图以清楚理解本揭示案的观点。应注意的是，根据业界的标准做法，各种特征并未按照比例绘制。事实上，为了能清楚地讨论，各种特征的尺寸可能任意地放大或缩小。
[0006]图1至图18为根据一些实施例绘示制造半导体装置结构的不同制程阶段的等角示意图；
[0007]图19及图20为根据一些实施例绘示制造半导体装置结构的不同阶段沿图18的线A
‑
A的截面侧视图；
[0008]图21为根据一些实施例绘示图20的半导体装置结构的俯视图；
[0009]图22A至图22C为根据一些实施例分别绘示制造半导体装置结构的其中一个阶段沿图21的线A
‑
A、线B
‑
B及线C
‑
C的截面侧视图；
[0010]图23A至图23D为根据一些实施例分别绘示制造半导体装置结构的其中一个阶段沿图21的线D
‑
D、线A
‑
A、线B
‑
B及线C
‑
C的截面侧视图；
[0011]图24A至图24D为根据一些实施例分别绘示制造半导体装置结构的其中一个阶段沿图21的线D
‑
D、线A
‑
A、线B
‑
B及线C
‑
C的截面侧视图；
[0012]图25A至图25D为根据一些实施例分别绘示制造半导体装置结构的其中一个阶段沿图21的线D
‑
D、线A
‑
A、线B
‑
B及线C
‑
C的截面侧视图；
[0013]图26A至图26D为根据一些实施例分别绘示制造半导体装置结构的其中一个阶段沿图21的线D
‑
D、线A
‑
A、线B
‑
B及线C
‑
C的截面侧视图；
[0014]图27A至图31A为根据一些实施例分别绘示制造半导体装置结构的不同阶段沿图21的线A
‑
A的截面侧视图；
[0015]图27B至图31B为根据一些实施例分别绘示制造半导体装置结构的不同阶段沿图21的线B
‑
B的截面侧视图；
[0016]图27C至图31C为根据一些实施例分别绘示制造半导体装置结构的不同阶段沿图21的线C
‑
C的截面侧视图；
[0017]图32A至图32B为根据一些实施例分别绘示制造半导体装置结构的不同阶段沿图21的线D
‑
D的截面侧视图；
[0018]图33A至图33D为根据一些实施例分别绘示制造半导体装置结构的其中一个阶段沿图21的线D
‑
D、线A
‑
A、线B
‑
B及线C
‑
C的截面侧视图；
[0019]图34A至图34B为根据一些实施例绘示半导体装置结构的截面侧视图。
[0020]【符号说明】
[0021]100:半导体装置结构
[0022]101:基板
[0023]102a,102b,102c,102d,102e:基板部分
[0024]104:半导体层堆叠
[0025]106:第一半导体层
[0026]108:第二半导体层
[0027]110:遮罩结构
[0028]112:含氧层
[0029]114:含氮层
[0030]202a,202b,202c,202d,202e:鳍
[0031]204:沟槽
[0032]302:选择性衬里
[0033]304:衬里
[0034]402:绝缘材料
[0035]502:沟槽
[0036]504:顶表面
[0037]602:包覆层
[0038]702:衬里
[0039]704:介电材料
[0040]802:顶表面
[0041]804:顶表面
[0042]806:沟槽
[0043]902:高介电常数衬里
[0044]904:低介电常数材料
[0045]906:介电特征
[0046]908:底部部分
[0047]910:顶部部分
[0048]1102:牺牲栅极堆叠
[0049]1104:牺牲栅极介电层
[0050]1106:牺牲栅极介电层
[0051]1108:遮罩结构
[0052]1110:含氧层
[0053]1112:含氮层
[0054]1202:间隔物
[0055]1204:第一部分
[0056]1206:第二部分
[0057]1302:缝隙
[0058]1402:介电间隔物
[0059]1502:源极/漏极(S/D)磊晶特征
[0060]1602:含氮层
[0061]1604:层间介电层/ILD层
[0062]1606:含氮层
[0063]1802:开口
[0064]1902:含氧层
[0065]1904:栅极介电层
[0066]1906:栅极电极层
[0067]2002:导电层
[0068]2003:表面
[0069]2004:顶表面
[0070]2004a:顶表面
[0071]2004b:顶表面
[0072]2102:含氧层
[0073]2302:半导体层
[0074]230本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置结构，其特征在于，包含：一第一栅极电极层；一第二栅极电极层，与该第一栅极电极层相邻；一介电特征，设置在该第一栅极电极层与该第二栅极电极层之间，其中该介电特征具有一第一表面；一第一导电层，设置在该第一栅极电极层上，其中该第一导电层具有一第二表面；一第二导电层，设置在该...
【专利技术属性】
技术研发人员：潘冠廷，江国诚，张尚文，蔡庆威，程冠伦，王志豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。