【技术实现步骤摘要】
本专利技术涉及快闪存储器件，并且更具体而言，涉及一种用以改善非易 失性存储器件(例如，NAND快闪存储器件)的单元分布特性的方法。背景技未快闪存储器件包括存储单元，所述存储单元通过相邻存储单元共享源 极与漏极而串联连接。在此情况下，该串(string )存储单元连接至位线。 存储单元为具浮动栅和控制栅的晶体管。存储单元的漏极通过选#^栅而连接至位线，并且存储单元的源极通过 选择栅而连接至源极线。此外，存储单元的控制栅依次设置在存储单元串 上，并且因此形成字线。以下将详细说明此NAND快闪存储器件的操作。写入数据的操作从设置为距位线最远的存储单元依次执行。施加高压Vpp至选择的存储单元的控制栅，并施加中压至位于位线 侧的存储单元的选择栅和控制栅。此外，根据编程数据来施加OV或中压 至位线。当施加OV至位线时，提供OV电压至选择的存储单元的漏极，并且 因此电子从漏极注入至浮动栅。结果，选择的存储单元的门限值在正方向 上移动。另外，同时在NAND快闪存储器件的同一块中的每个存储单元中执 行擦除。亦即，在施加OV至每个控制栅与选择栅的情况下，施加高压至 P型井与N型...
【技术保护点】
一种非易失性存储器件，包括：存储单元阵列，其具有多个存储单元；页面缓冲器，其配置成将数据编程至选择的存储单元或从所述选择的存储单元读取数据；以及单元特性检测电路，其耦接至所述页面缓冲器的感测节点，并配置成使用所述选择的存储单元的读取电压与编程电压、根据所述存储单元的分布状态而输出控制信号，其中，根据从所述单元特性验证电路输出的控制信号、通过使用对应于编程验证电压的编程电压来对所述选择的存储单元进行编程。
【技术特征摘要】
KR 2007-1-23 10-2007-00070511. 一种非易失性存储器件，包括存储单元阵列，其具有多个存储单元；页面缓冲器，其配置成将数据编程至选择的存储单元或从所述选择的存储单元读取数据；以及单元特性检测电路，其耦接至所述页面缓冲器的感测节点，并配置成使用所述选择的存储单元的读取电压与编程电压、根据所述存储单元的分布状态而输出控制信号，其中，根据从所述单元特性验证电路输出的控制信号、通过使用对应于编程验证电压的编程电压来对所述选择的存储单元进行编程。2. 如权利要求1的存储器件，其中，所述单元特性验证电路根据所述 存储单元的电平状态、通过使用所述读取电压与所述编程發汪电压来确定 所述存储单元是否已被适当地编程，所述存储器件还包括X解码器，配置成根据输入地址来选择所述存储单元阵列的字线；以及Y解码器，配置成提供一路径，用以将数据输入所述选择的存储单元， 或从所述选择的存储单元输出数据，或二者。3. 如权利要求1的存储器件，其中，所述单元特性检测电路配置成周 期性地操作。4. 如权利要求1的存储器件，其中，所述单元特性检测电路在所述存 储器件已被烘焙后操作，其中，所述存储器件为NAND快闪存储器件。5. 如权利要求1的存储器件，其中，所述单元特性检测电路包括 笫一晶体管，配置成通过使用所述读取电压而从所述感测节点读取数据；第二晶体管，配置成根据所述编程验证电压而从所述感测节点读取数 据；以及锁存器电路，配置成根据耦接至所述感测节点的存储单元中的数据状 态而执行锁存操作，所述锁存操作使用所述第一晶体管和所述第二晶体管 来执行， 其中，所述存储器件为NAND快闪存储器件。6. 如权利要求5的存储器件，其中，所述锁存器电路包括耦接在第一 节点与第二节点之间的第一反相器和第二反相器，其中，第二节点的电压电平作为所述控制信号而输出。7. 如权利要求6的存储器件，其中，所述第一晶体管提供在第一节点 与第三节点之间，并且所述第二晶体管提供在第二节点与第三节点之间，并且其中，所述单元特性检测电路还包括第三晶体管，其耦接在第三节点 与地之间，并配置成才艮据感测节点的电压电平而操作。8. 如权利要求1的存储器件，其中，根据所述单元特性验证电路所输 出的控制信号，如果对应的存储单元基于读取电压是已编程且基于编程验 证电压是未编程，则对所述对应的存储单元进行再次编程。9. 一种NAND快闪存储器件，包括 存储单元阵列，具有多个存储单元；以及页面緩冲器，具有第一锁存器部与第二锁存器部，用以响应于读取控 制信号而对感测节点的电压进行感测，储存并...
【专利技术属性】
技术研发人员：孙之蕙，郑畯燮，金德柱，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。