存储器单元制造技术

本发明专利技术提出一种存储器单元。由采用非挥发性装置，以将存储器单元的逻辑状态储存于非挥发性装置中。故而即使于电源关闭时，非挥发性装置仍然能够保留储存的资料。其不但拥有静态随机存取存储器操作快速的优点，同时又能够兼具非挥发性存储器储存资料的功能。

【技术实现步骤摘要】

本专利技术是有关于一种存储器单元，且特别是有关 于一种非挥发性存储器单元。
技术介绍
随机存取存储器组件主要可以分为动态随机存取存储器 (Dynamic Random Access Memory, 简称DRAM) 及静态随机存取存储器(Static Random Acce s s Memory ， 简称SRAM)。静态随机存取存储器的优点在于快速操作 及低耗电，且相较于动态随机存取存储器，静态随机 存取存储器不须进行周期性充电更新，在设计及制造 上较为简单。因此，静态随机存取存储器被广泛的应 用于信息电子产品中。由于静态随机存取存储器为一种挥发性 (Volatile)存储器，其是以记忆胞内的晶体管导电 状态来储存资料。因此，当供应至存储器的电力消除 后，在静态随机存取存储器中所储存的资料将完全的 消失。另一方面，可电抹除且可程序只读存储器(Electrically Erasable Programmable Read Only Memory, 简称EEPR0M)由于具有可多次进行资料的存 入、读取、抹除等动作，且存入的资料在断电后也不 会消失的优点，所以已成为个人计算机和电子设备所 广泛采用的 一 种非挥发性存储器组件。然而，随着科技不断地进步，集成电路技术一曰千里， Ifi息电子产品也十分普及，例如计算机、行动电话、 数字相机或个人数字助理(Personal DigitAss is 13nt,简称PDA)…等等。信息电子产品所需要处理、储存的资料也随的日益增加，同时又也必须兼顾轻薄短小、方便携带等特性。因此，为了避免电源关闭时，静态随机存取存储器中资料会消失的缺点，发展一种能够兼具静态随机存取存储器的快速操作与闪存的储存资料两者的优点的半导体组件，是相当有必要的。
技术实现思路
本专利技术的目的在于，提供一种存储器单元，于电源关闭时，仍然能够保留所储存的资料，除了拥有操作快速的优点，同时兼具非挥发性存储器储存资料的功能。本专利技术提供一种存储器单元，将存储器单元中的 资料储存于非挥发性装置中，使存储器单元中的资料 不会因电源关闭而消失。本专利技术提出—— 种存储器单元，包括第一金属氧化半导体晶体管、第二金属氧化半导体晶体管、第 一 非挥发性装置与第非挥发性装置。第一金属氧化半导体晶体管的第端耦接第 一 接点，且第 一 接点耦接第电压，第金属氧化半导体晶体管的第二端耦接第电压，而第金属氧化半导体晶体管的栅极端则耦接第二接点，且第二接点耦接第一电压。第二金属氧化半导体晶体管的第一端耦接第二接点，其第二端耦接第三电压，而其栅极端则耦接第 一 接点。第 一 非挥发性装置的控制孤 微极端耦接第一控制偏压，其第一端耦接第 一 接点，其第二端则耦接第 一 位线。第二非挥发性装置的控制孤 微极端耦接第二控制偏压，其第 一 端耦接第二接点，其第二端则耦接第二位线。在本专利技术的实施例中，第 一 非挥发性装置与第非挥发性装置具有电荷储存层或单晶硅分离式栅极结构。在另实施例中，电荷储存层注入有辅助电荷。在又 一 实施例中存储器单元还包括第一负载单元与第_ 负载单元第负载单元耦接于第一电压与第一接点之间第负载单元耦接于第电压与第接点之l口J o 在本专利技术的实施例中，上述的存储器单元， 其中该一非挥发性装置与第二非挥发性装置分别包括基底、电荷储存层、控制栅极基底有源极区与一漏极区电荷储存层配置于基底上。电荷储存层的一侧储存多电荷以加速另一侧电荷储存层的程序化速 度。控制栅极配置于电荷储存层上。在另一实施例中， 电荷储存层包括电荷陷入材料或导体材料。在又一实 施例中，第 一 非挥发性装置与第二非挥发性装置分别 还包括顶介电层与底介电层。顶介电层介于控制栅极 与电荷储存,层之间。底介电层介于基底与电荷储存层 之间。在再一实施例中，底介电层依序由第一氧化层、 氮化层与第二氧化层所构成。在本专利技术的一实施例中，上述的存储器单元，其中第一非挥发性装置与第二非挥发性装置分别包括基底、浮置孤 微极、控制栅极与栅介电层。基底具有源极区和漏极区浮置栅极配置于基底的部分区块上。控制孤 微极配置于基底的部分区块上:，并与浮置栅极分离，中控制恤 微极的面积大于浮置栅极。栅介电层存在于浮置栅极与基底之间。栅介电层存在于控制栅极与基底之间。在另一实施例中，栅介电层依序由第一氧化层、氮化层、第二氧化层所构成。本专利技术提出—种存储器单元，包括第非挥发性装置、第非挥发性装置、第一金属氧化半导体晶体管、第金属氧化半导体晶体管、第三金属氧化半导体晶体管与第四金属氧化半导体曰 曰曰体管。第非挥发性装置的第端耦接第一电压，其第一顿耦接第一接点，控制恤 娜极端则耦接第一控制偏压。第非挥发性装置的第端耦接第一电压，其第二端耦接第二接点，控制恤 微极端则耦接第二控制偏压。第金属氧化半导体晶体管的第端耦接第接点，其第^TO稱接第电压，而其恤 微极端则耦接第接点第金属氧化半导体曰 曰曰体管的第一端耦接第接点其第~■ 丄山 一 乂而耦接第二电压而其舰 微极端则耦接第一接占第三金属氧化半导体曰 曰曰体管的栅极端耦接第三控制偏压， 其第一端耦接第接点、，而其第二端则耦接第位线。第四金属氧化半导体晶体管的栅极端耦接第四控制偏压，第端耦接第接点，而其第二端则耦接第二位线。本专利技术的存储器单元因采用非挥发性装置因此能将存储器单元的逻辑状态储存于非挥发性装置中。 故而即使于电源关闭时，仍然能够保留原先储存于存 储器中的资料。其不但拥有静态随机存取存储器操作快速的优点，同时又能够兼具非挥发性存储器储存资 料的功能。附图说明为让本专利技术的上述特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下，其中图1是依照本专利技术的第一实施例的一种存储器单元的等效电路图图2A是依照本专利技术的第一实施例的种非挥发性装置的结构剖面图图2B是依照本专利技术的第一实施例的另一种非挥发性装置的结构剖面图。图3A是依照本专利技术的第一实施例的种存储器单元在写入逻辑1的资料时的电路示意图(图3B是依照本专利技术的第一实施例的种存储器单元在写入逻辑0的资料时的电路示意图，图4是依照本专利技术的第一实施例的一种存储器单元在保持状态时的电路示意图。图5A是依照本专利技术的第一实施例的种读取储存在存储器单元中的逻辑1的资料时的电路示意图。图5 B是依照本专利技术的 存在存储器单元中的逻辑0图6A是依照本专利技术的器单元的逻辑1的资料写入意图图6B是依照本专利技术的器单元的逻辑0的资料写入意图图7A是依照本专利技术的发性装置恢复逻辑1的数据图7B是依照本专利技术的发性装置恢复逻辑o的数据图8是依照本专利技术的第发性装置的程序化状态的电图9是依照本专利技术的第元的等效电路图。图10A是依照本专利技术器单元在写入逻辑1的资料图10B是依照本专利技术器单元在写入逻辑0的资料图11是依照本专利技术的第 一 实施例的 一 种读取储 的资料时的电路示意图。第 一 实施例的 一 种将存储 非挥发性装置时的电路示第 一 实施例的 一 种将存储 非挥发性装置时的电路示第 一 实施例的 一 种从非挥 时的电路示意图。第 一 实施例的 一 种从非挥 时的电路示意图。一实施例的 一 种抹除非挥 路示意图。二实施例的 一 种存储器单的第二实施例的 一 种存储 时的电路示意图。的第二实施例的 一 种存储 时的电路示意图本文档来自技高网...

【技术保护点】
一种存储器单元，其特征在于，包括：　一第一金属氧化半导体晶体管，该第一金属氧化半导体晶体管的第一端耦接一第一接点，且该第一接点耦接一第一电压，该第一金属氧化半导体晶体管的第二端耦接一第二电压，而该第一金属氧化半导体晶体管的栅极端则耦接一第二接点，且该第二接点耦接该第一电压；　一第二金属氧化半导体晶体管，　该第二金属氧化半导体晶体管的第一端耦接该第二接点，该第二金属氧化半导体晶体管的第二端耦接一第三电压，而该第二金属氧化半导体晶体管的栅极端则耦接该第一接点；　一第一非挥发性装置，该第一非挥发性装置的控制栅极端耦接一第一控制偏压，该第一非挥发性装置的第一端耦接该第一接点，该第一非挥发性装置的第二端则耦接一第一位线；以及　一第二非挥发性装置，该第二非挥发性装置的控制栅极端耦接一第二控制偏压，该第二非挥发性装置的第一端耦接该第二接点，该第二非挥发性装置的第二端则耦接一第二位线。

【技术特征摘要】
1.一种存储器单元，其特征在于，包括一第一金属氧化半导体晶体管， 该第一金属氧化半导体晶体管的第一端耦接一第一接点， 且该第一接点耦接一第一电压， 该第一金属氧化半导体晶体管的第二端耦接一第二电压， 而该第一金属氧化半导体晶体管的栅极端则耦接一第二接点， 且该第二接点耦接该第一电压；一第二金属氧化半导体晶体管， 该第二金属氧化半导体晶体管的第一端耦接该第二接点， 该第二金属氧化半导体晶体管的第二端耦接一第三电压， 而该第二金属氧化半导体晶体管的栅极端则耦接该第一接点；一第一非挥发性装置，该第一非挥发性装置的控制栅极端耦接一第一控制偏压， 该第一非挥发性装置的第一端耦接该第一接点， 该第一非挥发性装置的第二端则耦接一第一位线； 以及一第二非挥发性装置， 该第二非挥发性装置的控制栅极端耦接一第二控制偏压， 该第二非挥发性装置的第一端耦接该第二接点， 该第二非挥发性装置的第二端则耦接一第二位线。2 .如权利要求1所述的存储器单元，其特征在 于，其中该第一非挥发性装置与该第二非挥发性装置 分别包括一基底，具有一源极区与一漏极区；一电荷储存层，配置于该基底上，该电荷储存层 的一侧储存多电荷以加速另一侧电荷储存层的程序化速度；以及一控制栅极，配置于该电荷储存层上。3. 如权利要求2所述的存储器单元，其特征在 于，其中该电荷储存层包括一电荷陷入材料或一导体 材料。4. 如权利要求3所述的存储器元，其特征在于， 其中该电荷陷入材料包括氮化硅。5 .如权利要求3所述的存储器单元，其特征在 于，其中该导体材料包括多晶硅。6 .如权利要求2所述的存储器单元，其特征在 于，其中该第一非挥发性装置与该第二非挥发性装置 分别还包括一顶介电层，介于该控制栅极与该电荷储存层之 间；以及 一底介电层，介于该基底与该电荷储存层之间。7 .如权利要求6所述的存储器单元，其特征在 于，其中该顶介电层的材质包括氧化硅。8 .如权利要求6所述的存储器单元，其特征在 于，其中该底介电层的材质包括氮化硅。9 .如权利要求6所述的存储器单元，其特征在 于，其中该底介电层依序由一第一氧化层、 一氮化层、 一第二氧化层所构成。10 .如权利要求9所述的存储器单元，其特征在 于，其中该第一氧化层与该第二氧化层的材质包括氧 化硅。11 .如权利要求9所述的存储器单元，其特征在 于，其中该氮化层的材质包括氮化硅。12 .如权利要求1所述的存储器单元，其特征在 于，其中该第一非挥发性装置与该第二非挥发性装置 分别包括一基底，具有一源极区和一漏极区；一浮置栅极，配置于该基底的部分区块上；一控制栅极，配置于该基底的部分区块上，并与 该浮置栅极分离，其中该控制栅极的面积大于该浮置 栅极；以及 至少一栅介电层，存在于该浮置栅极与该基底之 间，该栅介电层存在于该控制栅极与该基底之间。13 .如权利要求1 2所述的存储器单元，其中该 栅介电层的材质包括氧化硅。14 .如权利要求1 2所述的存储器单元，其特征 在于，其中该栅介电层的材质包括氮化硅。15 .如权利要求1 2所述的存储器单元，其特征 在于，其中该栅介电层依序由一第一氧化层、 一氮化 层、 一第二氧化层所构成。16 .如权利要求1 5所述的存储器单元，其特征在于，其中该第一氧化层与该第二氧化层的材质包括 氧化硅。17 .如权利要求1 5所述的存储器单元，其特征 在于，其中该氮化层的材质包括氮化硅。18 .如权利要求1所述的存储器单元，其特征在 于，还包括一第一负载单元，耦接于该第一电压与该第一接 点之间；以及一第二负载单元，耦接于该第一电压与该第二接 点之间。19 .如权利要求1 8所述的存储器单元，其特征 在于，其中该第一负载单元与该第二负载单元为空 型晶体管、P型金属氧化半导体晶体管、薄膜晶体管电阻。20 .如权利要求1所述的存储器单元，其特征 于，其中该第一金属氧化半导体晶体管与该第二金 氧化半导体晶体管为N型金属氧化半导体晶体管。21..如权利要求1所述的存储器单元，其特征于，中当该存储器单元在写入状态时， 该第一电与该第位线的逻辑电位为逻辑低电位，该第二位的逻辑电位为逻辑高电位，该第 一 非挥发性装置与第非挥发性装置为导通状态，该第一位线的逻辑位则储存于该第 一 接点，该第二位线的逻辑电位则存于该第二接点。22 .如权利要求2 1 在于，其中逻辑高电位的 特，该第二电压、该第三 0伏特，该第一控制偏压 围介于4伏特至6伏特或乏 或在 属在 压 线 该 电 储所述的存储器单元，其特征 电压范围介于1伏特至6伏电压与逻辑低电位的电压为 与该第二控制偏压的电压范 5伏特至8伏特。23 .如权利要求1所述的存储器单元，其特征在 于，其中当该存储器单元在保持状态时，该第一电压 为逻辑高电位，该第一非挥发性装置与第二非挥发性 装置为断路状态，该第一接点的逻辑电位与该第二接 点的逻辑电位则处于保持状态。24 .如权利要求2 3所述的存储器单元，其特征 在于，其中逻辑高电位的电压范围介于1伏特至6伏 特，该第二电压、该第三电压、该第一控制偏压、该 第二控制偏压、该第一位线的电压与该第二位线的电 压为0伏特。25 .如权利要求1所述的存储器单元，其特征在 于，还包括一感测放 第二位线的第其中 与该第一 的逻辑电 第二非挥 与该第二 大器感测 的输出电流 态。的第端与该该第一电压，该第二接点发性装置与该位线的第一A山 顿，由该感测放位线的第二一山 顺单元的逻辑状大器，耦接于该第一位线~■ 4山一顿，当该存储器单元在读取状态时接点的逻辑电位为逻辑高电位位为逻辑低电位，该被 OIL挥发性装置为导通状态，该第位线的第 一 端提供逻辑高电位该第 一 位线的第二端与该第—的差异以读取该存储器26.如权利要求2 5所述的存储器单元，其特征 在于，其中逻辑高电位的电压范围介于1伏特至6伏 特，该第二电压、该第三电压与逻辑低电位的电压为 0伏特，该第一控制偏压与该第二控制偏压的电压范 围介于4伏特至6伏特或5伏特至8伏特。27.如权利要求1所述的存储器单元，其特征在于，其中当该存储器单元进行程序化写入时，该第一电压、该第二接点、该第一位线与该第二位线的逻辑电位为逻辑高电位，该第一接点的逻辑电位为逻辑低电位则该第 一 非挥发性装置被程序化，该—— 非挥发性装置不被程序化。28.如权利要求2 7所述的存储器单元，特征在于，其中逻辑高电位的电压范围介于1伏特至6伏特，该第二电压、该第三电压与逻辑低电位的电压为0伏特，该第一控制偏压与该第二控制偏压的电压范围介于5伏特至8伏特或8伏特至12伏特。29.如权利要求2 7所述的存储器单元，其特征在于，其中当该存储器单元进行程序化读取时，该第非挥发性装置为断路状态，该第二非挥发性装置为导通状态，该第一电压与该第一接点的逻辑电位为逻辑低电位，该第二接点、该第一位线与该第二位线的逻辑电位为逻辑高电位。30.如权利要求2 9所述的存储器单元，其特征在于，其中逻辑高电位的电压范围介于l伏特至6伏特，该第二电压、该第三电压与逻辑低电位的电压为0伏特，该第一控制偏压与该第二控制偏压的电压范 围介于3伏特至5伏特。31 .如权利要求2 7所述的存储器单元，其特征在于，其中当该存储器单元进行程序化抹除时，该第 一位线的电位介于0伏特至4.5伏特，该第一控制偏 压的电压范围介于-8伏特至-l 2伏特或-1 O伏特 至-20.以消除该第一非挥发性装置的程序化状态。32. .如权利要求3 1所述的存储器单元，其特征在于，其中该第一电压的电压范围介于1伏特至3伏特，该第二电压与该第三电压为o伏特，以维持该第一接占 八与该第二接点的逻辑电位。33.—种存储器单元，其特征在于，包括第一非挥发性装置，该第一非挥发性装置的第一端耦接一第一电压，该第一非挥发性装置的第二端耦接第 一 接点，该第 一 非挥发性装置的控制栅极端则耦接一第 一 控制偏压；第二非挥发性装置，该第二非挥发性装置的第一端耦接该第一电压，该第二非挥发性装置的第二端耦接第二接点，该第二非挥发性装置的控制栅极端则耦接一第二控制偏压；第一金属氧...

【专利技术属性】
技术研发人员：郭明昌，吴昭谊，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]