IGBT的制造方法和IGBT技术

本发明专利技术公开了IGBT的制造方法和IGBT，其中IGBT的制造方法包括以下步骤：在半导体衬底中制作形成沟槽；在半导体衬底中制作形成载流子存储区，载流子存储区自沟槽的侧壁向衬底单元的内部延伸预设距离；对沟槽的底部进行刻蚀以使沟槽达到预设深度；在加深的沟槽中制作形成沟槽栅。本发明专利技术通过优化IGBT正向导通时载流子的分布，降低导通压降Vce(on)以降低器件的导通损耗。通损耗。通损耗。

【技术实现步骤摘要】
IGBT的制造方法和IGBT


[0001]本专利技术涉及IGBT(绝缘栅双极晶体管)
，尤其涉及一种IGBT的制造方法和IGBT。

技术介绍

[0002]IGBT集MOS(金属-氧化物半导体)栅控制和BJT(双极结型晶体管)电导调制电流于一身，具有输入阻抗高、开关损耗小、速度快、电压驱动功率小等特点，广泛应用于高电压、高电流、大功率和中高频率的场合。导通压降决定了器件工作时的导通损耗，限制了器件的最大输出功率，为了尽可能的提高IGBT的性能，需要不断的降低其导通压降，它主要由原胞结构、原胞尺寸、排列布局、衬底厚度等因素决定。IGBT器件导通等效电阻主要包括正面MOS电阻RC，JFET(结型场效应晶体管)区域电阻RJ，漂移区电阻RD以及衬底PN结电阻RP。
[0003]对于IGBT来说，降低器件导通压降，主要是通过降低正面MOS电阻RJ和漂移区电阻RD电阻。
[0004]针对漂移区电阻RD，主要通过降低漂移区厚度来实现。迄今为止，主要有穿通型PT-IGBT、非穿通型NPT-IGBT和场截止型FS-IGBT三种结构，三者之间的主要差异是不同的衬底PN结结构和不同的漂移区厚度。相对PT-IGBT和NPT-IGBT来讲，FS-IGBT具有最薄的厚度，其正向导通压降得到明显的下降，该结构在IGBT产品中得到了广泛的应用。然而，随着半导体晶圆尺寸的不断提高，工艺复杂程度以及很高的碎片率严重的限制了IGBT性能的不断提升。
[0005]针对电阻RJ，目前主要有三类方法：第一、采用沟槽栅代替平面栅结构，将平面栅中的JFET区域去除，有效地增大了器件的电流密度；第二、在普通沟槽栅结构的基础上，Mitsubishi(三菱)公司提出一种新结构叫CSTBT(carrier stored trench gate bipolar transistor，载流子贮存挖槽栅双极型晶体管)，其在Pbody(P型体区)下方设置N型载流子存储层，可以提升正面载流子浓度，然而该N型载流子存储层的引入将导致击穿电压的下降；第三、不断降低元胞尺寸，这种方法可以提高元胞密度，降低导通压降，然而随着沟槽栅尺寸的降低，晶圆很容易出现翘曲的问题，导致高的碎片率。
[0006]图1-图5示出了现有技术中制造IGBT的部分步骤。参照图1，沿箭头所指方向向半导体晶圆中注入杂质离子，形成一层N型重掺杂层201作为N型载流子存储层。图1中只示出了半导体晶圆在纵向上的局部，所以采用打断线进行示意。然后，根据图2，对半导体晶圆进行刻蚀以形成第一个沟槽202和第二个沟槽203。在制造过程中，会在半导体晶圆上刻蚀形成若干沟槽，以同时制造若干IGBT。参照图3，作为一种示意，刻蚀形成的沟槽包括第一个沟槽202、第二个沟槽203、第三个沟槽301和第四个沟槽302。这些沟槽往往为平行设置，因为应力的原因，晶圆很容易出现翘曲的问题，导致高的碎片率。
[0007]在制作沟槽之后，参照图4，在第一个沟槽202中制作形成第一个沟槽栅204，在第二个沟槽203中制作形成第二个沟槽栅221。然后，制作IGBT的其他结构最终形成图5所示的IGBT的结构。其中，N+表示N型重掺杂的区域，N表示N型掺杂的区域，P+表示P型重掺杂的区
域，P表示P型掺杂的区域，E表示发射极，C表示集电极。
[0008]在制造过程中，形成N型重掺杂层201作为N型载流子存储层，可以提升正面载流子浓度，然而该N型载流子存储层的引入将导致击穿电压的下降。

技术实现思路

[0009]本专利技术要解决的技术问题是为了克服现有技术中IGBT的击穿电压下降缺陷，提供一种IGBT的制造方法和IGBT。
[0010]本专利技术是通过下述技术方案来解决上述技术问题：
[0011]本专利技术提供一种IGBT的制造方法，IGBT包括沟槽栅，IGBT的制造方法包括以下步骤：
[0012]在半导体衬底中制作形成沟槽；
[0013]在半导体衬底中制作形成载流子存储区，载流子存储区自沟槽的侧壁向衬底单元的内部延伸预设距离；
[0014]对沟槽的底部进行刻蚀以使沟槽达到预设深度；
[0015]在加深的沟槽中制作形成沟槽栅。
[0016]较佳地，在半导体衬底中制作形成载流子存储区之后，载流子存储区的底部不高于沟槽的底面。
[0017]较佳地，在半导体衬底中制作形成载流子存储区之后，预设距离小于第一距离的一半，第一距离为两个侧壁之间的距离，两个侧壁为分别属于两个沟槽的相邻的侧壁。
[0018]较佳地，半导体衬底若干个衬底单元，衬底单元用于制造至少一个IGBT；若干个衬底单元包括第一衬底单元和第二衬底单元；
[0019]在半导体衬底中制作形成沟槽的步骤包括：
[0020]在第一衬底单元中制作形成第一沟槽，在第二衬底单元中制作形成第二沟槽，第一沟槽的延伸方向与第二沟槽的延伸方向正交。
[0021]较佳地，若干个衬底单元成矩阵式排布。
[0022]较佳地，第一衬底单元与第二衬底单元相邻。
[0023]较佳地，在半导体衬底中制作形成沟槽的步骤包括：
[0024]在一个衬底单元中制作形成若干个沟槽，若干个沟槽的延伸方向互相平行。
[0025]本专利技术还提供一种IGBT，该IGBT根据本专利技术的IGBT的制造方法制造形成。
[0026]本专利技术的积极进步效果在于：本专利技术通过优化IGBT正向导通时载流子的分布，降低导通压降Vce(on)以降低器件的导通损耗。
附图说明
[0027]图1为现有技术中制造IGBT的过程中制作形成载流子存储层的示意图。
[0028]图2为现有技术中制造IGBT的过程中制作形成沟槽的示意图。
[0029]图3为现有技术中制造IGBT的过程中晶圆上的沟槽的布设的示意图。
[0030]图4为现有技术中制造IGBT的过程中制作形成沟槽栅的示意图。
[0031]图5为现有技术的IGBT的结构示意图。
[0032]图6为本专利技术的实施例1的IGBT的制造方法的流程图。
[0033]图7为本专利技术的实施例1的IGBT的制造方法执行步骤S101之后的半导体衬底的示意图。
[0034]图8为本专利技术的实施例1的IGBT的制造方法执行步骤S102之后的半导体衬底的示意图。
[0035]图9为本专利技术的实施例1的IGBT的制造方法执行步骤S103之后的半导体衬底的示意图。
[0036]图10为本专利技术的实施例1的IGBT的制造方法制造形成的IGBT的结构示意图。
[0037]图11为本专利技术的实施例2的IGBT的制造方法在半导体衬底上布设沟槽的示意图。
[0038]图12为本专利技术的实施例3的IGBT的制造方法在半导体衬底上布设沟槽的示意图。
[0039]图13为本专利技术的实施例4的IGBT的制造方法在半导体衬底上布设沟槽的示意图。
具体实施方式
[0040]下面通过实施例的方式进一步说明本专利技术，但并不因本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种IGBT的制造方法，所述IGBT包括沟槽栅，其特征在于，所述IGBT的制造方法包括以下步骤：在半导体衬底中制作形成沟槽；在所述半导体衬底中制作形成载流子存储区，所述载流子存储区自所述沟槽的侧壁向所述衬底单元的内部延伸预设距离；对所述沟槽的底部进行刻蚀以使所述沟槽达到预设深度；在加深的所述沟槽中制作形成所述沟槽栅。2.如权利要求1所述的IGBT的制造方法，其特征在于，在所述半导体衬底中制作形成载流子存储区之后，所述载流子存储区的底部不高于所述沟槽的底面。3.如权利要求1所述的IGBT的制造方法，其特征在于，在所述半导体衬底中制作形成载流子存储区之后，所述预设距离小于第一距离的一半，所述第一距离为两个所述侧壁之间的距离，两个所述侧壁为分别属于两个所述沟槽的相邻的侧壁。4.如权利要求1所述的IGBT的制造方法，其特征在于，所述半导体衬...

【专利技术属性】
技术研发人员：钟圣荣，钟子期，周东飞，孙永生，董志意，刘欢，孟宪博，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：