一种沟槽IGBT结构多晶硅形貌优化工艺制造技术

本发明专利技术公开了一种沟槽IGBT结构多晶硅形貌优化工艺，包括IGBT本体，其特征在于：所述IGBT本体由栅极、发射极和集电极三个极控制，所述IGBT本体的主要静态参数为：

【技术实现步骤摘要】
一种沟槽IGBT结构多晶硅形貌优化工艺


[0001]本专利技术涉及沟槽型IGBT半导体
，具体为一种沟槽IGBT结构多晶硅形貌优化工艺。

技术介绍

[0002]硅有晶态和无定形两种同素异形体，晶态硅又分为单晶硅和多晶硅，它们均具有金刚石晶格，晶体硬而脆，具有金属光泽，能导电，但导电率不及金属，且随温度升高而增加，具有半导体性质，多晶硅是单质硅的一种形态，熔融的单质硅在过冷条件下凝固时，硅原子以金刚石晶格形态排列成许多晶核，如这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来，就结晶成多晶硅，多晶硅具有金刚石晶格，晶体硬而脆，具有金属光泽，能导电，但导电率不及金属，且随温度升高而增加，具有半导体性质，晶态硅的熔点1410℃,沸点2355℃,密无定形硅是一种黑灰色的粉末，多晶硅被喻为微电子产业和光伏产业的“基石”，它是跨化工、冶金、机械、电子等多学科、多领域的高新技术产品，是半导体、大规模集成电路和太阳能电池产业的重要基础原材料，是硅产品产业链中极为重要的中间产品，它的发展与应用水平，已经成为衡量一个国家综合国力、国防实力和现代化水平的重要标志，随着应用终端需求的加强和能效要求的不断提升,对功率器件性能的要求也不断提升,于此同时推进了器件结构的不断发展,IGBT器件从平面结构向沟槽结构发展,目前国内功率器件晶圆厂商也开始进行沟槽器件的开发,于此同时IGBT及其衍生的结构也迅速发展,但是由于设备能力的限制以及沟槽的形貌和工艺的匹配性直接影响着器件的可靠性。

技术实现思路

[0003]本专利技术的目的在于提供一种沟槽IGBT结构多晶硅形貌优化工艺，以解决上述
技术介绍
中提出的问题。
[0004]为实现上述目的，本专利技术提供如下技术方案：一种沟槽IGBT结构多晶硅形貌优化工艺，包括IGBT本体，其特征在于：所述IGBT本体由栅极、发射极和集电极三个极控制，所述IGBT本体的主要静态参数为：
[0005](a)、阻断电压V(BR)CES—器件在正向阻断状态下的耐压；
[0006](b)、通态压降VCE(on)—器件在导通状态下的电压降；
[0007](c)、阈值电压VGE(th)—器件从阻断状态到导通状态所需施加的栅极电压VG。
[0008]一种沟槽IGBT结构多晶硅形貌优化工艺，包括以下步骤：
[0009]步骤一：在N
‑
型衬底的上表面开出一窗口区域，在窗口区域通过硅的选择氧化方法生长氧化层，在窗口区域的两侧分别刻蚀一沟槽；
[0010]步骤二：在N
‑
型衬底的上表面和沟槽的侧壁均淀积栅氧层，在栅氧层上淀积多晶硅层，刻蚀除两沟槽内和两沟槽之间以外的多晶硅层，在两沟槽的外侧分别形成p
‑
基底区域，在p
‑
基底区域形成N+注入区；
[0011]步骤三：在p
‑
基底区域和所述多晶硅层上沉淀隔离氧化层，刻蚀部分隔离氧化层，
形成发射器的接触孔；
[0012]步骤四：沟槽形成于基材内，重掺杂多晶硅结构位于沟槽的一下部份,并且,重掺杂多晶硅结构的至少一侧边直接触基材；
[0013]步骤五：栅极多晶硅结构位于沟槽的一上部份，栅极介电层位于栅极多晶硅结构与重掺杂多晶硅结构之间，重掺杂多晶硅结构的掺杂向外扩散以形成一重掺杂区；
[0014]步骤六：当IGBT开通时，P型发射区的反型沟道是垂直的而不是横向的，会有大量的电子注入，发射区附近的电导调制效率很高；
[0015]步骤七：从集电极到发射极，沟槽栅IGBT的载流子浓度逐步升高，更高的载流子浓度有利于降低通态损耗，另一方面，载流子越少，越有利于降低关断损耗。
[0016]优选的，所述IGBT的开关机理与VDMOS完全一样，由MOS栅来控制其开通和关断，所不同的是IGBT比VDMOS在漏极多了一个PN结，在导通过程中有少子空穴的参与，这就是所谓的电导调制效应，这一效应使得IGBT在相同的耐压下的通态压降比VDMOS的低，由于在漂移区内空穴的存在，在IGBT关断时，这些空穴必须从漂移区内消失。
[0017]优选的，所述IGBT的Eon和Eoff主要取决于栅电阻RG，栅源间电容CGE和栅漏间电容CGC，及IGBT中PNP三极管的增益αPNP，降低RG、CGE和CGC可以同时降低Eon和Eoff，但是，要注意，发射效率γPNP对开通能量和关断能量的影响是相反的，即αPNP大。
[0018]优选的，所述在沟槽内表面和上表面的氧化层及填充在沟槽中的多晶硅，所述第一沟槽栅结构与发射极金属之间设置有钝化层。
[0019]优选的，所述UEmitter
‑
Drain为IGBT的发射极和等效MOSFET漏极的电压，UDrain
‑
Collector为漏极到集电极之间的电压，所述每个IGBT导电沟道的宽各加宽2mm，，UEmitter
‑
Drain为IGBT的发射极和等效MOSFET漏极的电压，UDrain
‑
Collector为漏极到集电极之间的电压，可以通过增加每个IGBT导电沟道的宽度来降低UEmitter
‑
Drain，沟槽栅IGBT垂直结构的导电沟道更有利于设计紧凑的元胞，即在同等芯片面积上可以制作更多的IGBT元胞，从而增加导电沟道的宽度，另外，UEmitter
‑
Drain可以通过消除JFET效应进一步降低。
[0020]优选的，所述从集电极到发射极，沟槽栅IGBT本体的载流子浓度是逐步升高的。
[0021]优选的，多晶硅沉积后增加光刻胶或者BARC的涂布。
[0022]优选的，步骤四中调整多晶硅回刻菜单，使得多晶硅与光刻胶或者多晶硅与BARC的刻蚀速率选择比大于0.8：1。
[0023]与现有技术相比，本专利技术的有益效果是：
[0024]1、该沟槽IGBT结构多晶硅形貌优化工艺，沟槽栅IGBT的载流子浓度逐步升高，更高的载流子浓度有利于降低通态损耗；另一方面，载流子越少，越有利于降低关断损耗。
[0025]2、该沟槽IGBT结构多晶硅形貌优化工艺，UEmitter
‑
Drain为IGBT的发射极和等效MOSFET漏极的电压，UDrain
‑
Collector为漏极到集电极之间的电压，可以通过增加每个IGBT导电沟道的宽度来降低UEmitter
‑
Drain，沟槽栅IGBT垂直结构的导电沟道更有利于设计紧凑的元胞，即在同等芯片面积上可以制作更多的IGBT元胞，从而增加导电沟道的宽度，另外，UEmitter
‑
Drain可以通过消除JFET效应进一步降低。
[0026]3、该沟槽IGBT结构多晶硅形貌优化工艺，多晶硅沉积后增加光刻胶或者BARC的涂布步骤提高平坦化效果。
[0027]4、该沟槽IGBT结构多晶硅形貌优化工艺，调整多晶硅回刻菜单，使得多晶硅与光刻胶或者多本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽IGBT结构多晶硅形貌优化工艺，包括IGBT本体，其特征在于，包括以下步骤：步骤一：在N
‑
型衬底的上表面开出一窗口区域，在窗口区域通过硅的选择氧化方法生长氧化层，在窗口区域的两侧分别刻蚀一沟槽；步骤二：在N
‑
型衬底的上表面和沟槽的侧壁均淀积栅氧层，在栅氧层上淀积多晶硅层，刻蚀除两沟槽内和两沟槽之间以外的多晶硅层，在两沟槽的外侧分别形成p
‑
基底区域，在p
‑
基底区域形成N+注入区；步骤三：在p
‑
基底区域和所述多晶硅层上沉淀隔离氧化层，刻蚀部分隔离氧化层，形成发射器的接触孔；步骤四：沟槽形成于基材内，重掺杂多晶硅结构位于沟槽的一下部份,并且,重掺杂多晶硅结构的至少一侧边直接触基材；步骤五：栅极多晶硅结构位于沟槽的一上部份，栅极介电层位于栅极多晶硅结构与重掺杂多晶硅结构之间，重掺杂多晶硅结构的掺杂向外扩散以形成一重掺杂区；步骤六：当IGBT开通时，P型发射区的反型沟道是垂直的而不是横向的，会有大量的电子注入，发射区附近的电导调制效率很高；步骤七：从集电极到发射极，沟槽栅IGBT的载流子浓度逐步升高，更高的载流子浓度有利于降低通态损耗；另一方面，载流子越少，越有利于降低关断损耗。2.根据权利要求1所述的一种沟槽IGBT结构...

【专利技术属性】
技术研发人员：夏华忠，黄传伟，李健，谈益民，
申请(专利权)人：江苏东海半导体科技有限公司，
类型：发明
国别省市：