一种堆叠芯片制造技术

本发明专利技术提供一种堆叠芯片，其中堆叠芯片包括：第一可编程门阵列组件，第一可编程门阵列组件包括第一接口模块，第一接口模块嵌入于第一可编程门阵列组件内，第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；第一键合引出区域、第二键合引出区域键合连接，以将第一可编程门阵列组件以及第一存储阵列组件上的互连信号连接在一起。实现存储访问的高带宽、低功耗的目的。低功耗的目的。低功耗的目的。

【技术实现步骤摘要】
一种堆叠芯片


[0001]本专利技术涉及集成电路
，特别是涉及一种堆叠芯片。

技术介绍

[0002]随着应用计算规模的快速增长，存储访问的带宽和能耗开销成为限制规模性计算电路发展的重要因素。

技术实现思路

[0003]本专利技术提供一种堆叠芯片，其能够实现存储访问的高带宽、低功耗。
[0004]为解决上述技术问题，本专利技术提供的一个技术方案为：提供一种堆叠芯片，包括：第一可编程门阵列组件，第一可编程门阵列组件包括第一接口模块，第一接口模块嵌入于第一可编程门阵列组件内，第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；第一键合引出区域、第二键合引出区域键合连接，以将第一可编程门阵列组件以及第一存储阵列组件上的互连信号连接在一起。
[0005]其中，第一可编程门阵列组件包括多个功能模块，第一接口模块数量至少为一，第一接口模块位于多个功能模块之间，且通过接口路由单元与功能模块连接。
[0006]其中，功能模块内部为条带状，第一接口模块随条带状的功能模块布局延伸布局。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种堆叠芯片，其特征在于，包括：第一可编程门阵列组件，所述第一可编程门阵列组件包括第一接口模块，所述第一接口模块嵌入于所述第一可编程门阵列组件内，所述第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；所述第一键合引出区域、所述第二键合引出区域键合连接，以将所述第一可编程门阵列组件以及所述第一存储阵列组件上的互连信号连接在一起。2.根据权利要求1所述的堆叠芯片，其特征在于，所述第一可编程门阵列组件包括多个功能模块，所述第一接口模块数量至少为一，所述第一接口模块位于多个所述功能模块之间，且通过接口路由单元与所述功能模块连接。3.根据权利要求2所述的堆叠芯片，其特征在于，所述功能模块内部为条带状，所述第一接口模块随条带状的所述功能模块布局延伸布局。4.根据权利要求2所述的堆叠芯片，其特征在于，所述功能模块通过内部金属层连接至接口路由单元，所述第一接口模块通过内部金属层与所述接口路由单元互连。5.根据权利要求4所述的堆叠芯片，其特征在于，所述第一可编程门阵列组件包括：可编程路由网络，所述多个功能模块通过内部金属层与所述可编程路由网络互连，并通过所述可编程路由网络连接至所述接口路由单元。6.根据权利要求1所述的堆叠芯片，其特征在于，所述堆叠芯片还包括：物理层，所述物理层用于实现所述第一可编程门阵列组件与所述第二存储阵列组件之间的电平转换；所述物理层设置于所述第一接口模块上。7.根据权利要求2所述的堆叠芯片，其特征在于，所述功能模块包括：可编程逻辑块LAB(Logic Array Block)/CLB(Configurable Logic Block)、存储块BRAM(Block Random Access Memory，BRAM)、乘法单元DSP(Digital Signal Processer)和乘累加单元MAC(Multiply Accumulate)中任一种或多种的任意组合。8.根据权利要求7所述的堆叠芯片，其特征在于，所述功能模块还包括：专用集成电路阵列单元的组合，所述专用集成电路阵列单元是用于完成固定计算目标的固化硬件电路。9.根据权利要求7所述的堆叠芯片，其特征在于，所述存储块通过存储路由单元与所述可编程逻辑块连接。10.根据权利要求1所述的堆叠芯片，其特征在于，所述第一可编程门阵列组件包含现场可编程门阵列(Field
‑
Programmable Gate Array，FPGA)或嵌入式现场可编程门阵列(Embedded Field
‑
Programmable Gate Array，eFPGA)。11.根据权利要求1所述的堆叠芯片，其特征...

【专利技术属性】
技术研发人员：郭一欣，江喜平，左丰国，王嵩，周骏，
申请(专利权)人：西安紫光国芯半导体有限公司，
类型：发明
国别省市：