磁记录设备中的信号读出电路制造技术

介绍一种用于磁记录设备的信号读出电路，在这种电路中，对复现波形采用多个门限电平来产生一组与这些门限电平相对应的选通信号，根据这些选通信号判别每段复现波形是否正确。（*该技术在2007年保护过期，可自由使用*）

【技术实现步骤摘要】
磁记录设备中常规的信号读出电路的一个例子公开在美国专利NO.4，081，756(授予维伯特·普拉斯等人)。图1为上述例子的电路结构。参照图2所表示的时间波形，该例的工作过程说明如下。如图1和图2所示，来自磁头的复现波形1加到选通门产生器8。根据门限电平9选通门产生器由复现信号1形成选通脉冲，得到与复现波形的峰的位置相应的峰脉冲。这些峰脉冲加到检测器4，检测器产生与VFO(可变频率振荡器)输出信号同步的读出数据，把读出数据送到上控制器。然而，上述这种信号读出电路存在一个问题。当复现波形1由于录音媒介有缺陷或噪声而失真时，如图2中虚线所示，会产生错误的选通脉冲。结果，读出数据就不正确。如果提高门限电平，使在有波形失真的信号部份不产生选通脉冲，那么在电平较低的不失真的信号部份就产生不了选通脉冲，于是读出数据也不正确。如上所述，用前面这种方法不能将幅度绝对值相等的信号和噪声鉴别出来。本专利技术的目的是提供一种能精确鉴别幅度绝对值相互相等的真实信号和噪声的信号读出电路，以获得正确的读出数据。为了达到上述目的，本专利技术的信号读出电路包括有一个电平选通门产生器和一个电平判决装置。电平选通门产生器对一个复现波形采用几个门限电平，如一个高门限电平和一个低门限电平，相应这些门限电平产生一组选通脉冲信号。电平判决装置根据这组选通脉冲信号判断一段信号是不是真正的信号。虽然原先的方法会引起错误的读出数据，但本专利技术由于采用多个门限电平和判决装置，却能从复现波形中得到正确的读出数据。通常，出现在图2虚线所示的一段波形失真的信号的前面和后面的信号具有正确的(或者说不失真的)波形。由图2上面的复现波形可见，根据信号电平的差别，可以把虚线所示的噪声与相邻的不失真信号区分开。然而以前的方法只是顺序检验各段信号，而没有利用相邻段信号的信息。因此就不可能把一段不失真信号与邻近幅度相同的噪声相区分，形成错误的读出操作。可是，按照本专利技术，对一个复现波形采用多个门限，根据一段信号和与其相距一比特的信号的极性，及由门限电平所确定的每段信号的幅度，检验复现波形的一段信号，这样增加了信息量，能完成正确的读出操作。参照图2，本专利技术可以更详细地说明如下。按照本专利技术，一段具有正或负的高幅度电平的信号，判定为真实信号(不失真信号)。一段具有正或负的低幅度电平的信号，仅当这段信号和与它相距1比特的另一段信号的极性相反时，才判定为真实信号。现在，我们根据上面这条规则来检查图2上方所示的波形。第一段信号(即最后面的那个峰)具有负的高幅度电平，因此认为是真实信号。第二段信号具有正的低幅度电平，第三段信号具有正的高幅度电平。因此第二段信号就认为不是真实信号，但第三段信号认为是真实信号。第四段信号具有负低幅度电平，而第五段信号具有正低幅度电平。因此第四段信号认为是真实信号。这样，从上面的波形中就能够提取正确的读出数据。图1为常用的信号读出电路的方框图。图2为说明常用的信号读出电路工作情况的时间波形图。图3为表示本专利技术的信号读出电路基本结构的方框图。图4至图6为电路图，表示按本专利技术的一个信号读出电路实施例的详细电路结构。图7为时间波形图，用来说明图4至图6的实施例的工作情况。图8至图12为表示另一个按本专利技术设计的信号读出电路的实施例详细电路结构的电路图。图13和图14为说明图8至图12的实施例工作情况的时间波形图。图15和图16为表示又一个按本专利技术设计的信号读出电路实施例详细电路结构的电路图。图17为说明图15和图16的这种实施例工作情况的时间波形图。图18为图5和图15中SR触发器另一种接法的电路图。图3表示本专利技术信号读出电路的基本结构。参见图3，来自磁记录设备信号复现电路的复现波形1加到电平选通门产生器2，电平选通门产生器用二个门限电平(即高门限电平6和低门限电平7)从复现波形1产生选通脉冲信号，这些选通脉冲信号加到电平判决电路3，以判断这段信号是不是真实信号。电平判决电路3的输出加到检测器4。以获得与VFO输出同步的读出数据5，上面所提到的信号读出电路的几种实施例将在下面详细说明。实施例1在这个实施例中，电平选通门产生器2的电路如图4所示，电平判决电路3的电路如图5所示，检测器4的电路如图6所示。图7是表示这个实施例所产生的各种信号的时间波形图。现在，参照图4至图7来说明这个实施例的工作情况。复现波形1被微分电路10微分后，送到限幅器11。因此得到一个零交叉信号，它包括脉冲信号限幅脉冲P(Limit PulseP)和限幅脉冲(Limit Pulse-N)。同时，对复现波形1用高门限电平6，低门限电平7和四个限幅器12至15处理以后产生四个选通脉冲信号高选通P，低选通P，高选通N和低选通N，所得的6个信号加到图5所示的电平判决电路。在电平判决电路中，首先从加到电平判决电路的这6个信号产生4个脉冲信号高脉冲P，高脉冲N，低脉冲P和低脉冲N。这4个脉冲信号都是用选通脉冲信号提取的零交叉脉冲信号。由此所获得的这4个脉冲信号加到图5所示的VFO电路16和VFO检测器17至20，得到与VFO信号(VFO电路的输出)同步的4个信号HPn，HNn，LPn和LNn。信号HPn，HNn，LPn和LNn表明了复现波形1的当前状态。显然，脉冲信号低脉冲P和低脉冲N可以代替脉冲信号高脉冲P和高脉冲N用作驱动VFO同步的驱动信号。另外，在电平判决电路中，触发器形成相应信号LPn和LNn的前一状态的信号LPn和LNn。然后，信号HPn，HNn，LPn，LNn，LPn和LNn加到图5所示的逻辑电路，得到信号Hn，Hn+Ln，Load R1和Load RO，这些信号用下列方程表达Hn＝HPn+HNnHn+Ln＝HPn+HNn+LPn+LNnLoad R1＝LPn (HPn+LPn)+LNn (HNn+LNn)Load R0＝LPn (HNn+LNn)+LNn (HPn+LPn)信号Nn表示一个信号的幅度电平超过正或负高门限电平的那些位。信号Hn+Ln表示幅度电平至少超过正或负的低门限电平的那些位，指出这些位可能是所希望的数据。信号Load R1表示信号脉冲具有逻辑值“0”的前一位。信号Load R0表示信号脉冲具有逻辑值“1”的前一位。这些信号Hn，Hn+Ln，Load R1和Load R0与来自VFO电路16的时钟信号VFO时钟-P一起加到图6所示的检测器，这样，用下面的方式就可以得到正确的读出数据。指出数据可能是正确的信号Hn+Ln加到移位寄存器1，而读出数据是正确的信号Hn加到移位寄存器。这些输入信号根据时钟脉冲VFO时钟-P移位。输入到这二个移位寄存器的逻辑值在复现波形1仅超过正或负的低门限电平时可能是不同的，因为此时并不知道这个输入位是否正确。这位是否正确要到下一位输入以后才能作出判断。也就是说，信号Load R1或Load R0加到移位寄存器1或移位寄存器0，而这二个寄存器中的一个寄存器的内容送到另一个移位寄存器，以使输入内容等于这二个寄存器。因此，如果在输入信号移n位的期间，这二个移位寄存器中的一个的内容与那另一个移位寄存器的内容相同，就得到正确的读出数据5。参照图7，图6检测器的工作本文档来自技高网...

【技术保护点】
磁记录设备中的信号读出电路，其特征为包括：一个电平选通门产生器，用预先确定数量的门限电平，从复现波形产生一组选通脉冲信号，所谓复现波形是由磁头通过记录在记录介质上的复现信息得到的；一个电平判决电路，根据从所述的电平选通门产生器送出的 多个选通脉冲判断每段所述的复现波形是否正确；以及一个检测器，根据所述电平判决电路的判断结果产生正确的读出数据。

【技术特征摘要】
JP 1986-7-25 173646/861.磁记录设备中的信号读出电路，其特征为包括一个电平选通门产生器，用预先确定数量的门限电平，从复现波形产生一组选通脉冲信号，所谓复现波形是由磁头通过记录在记录介质上的复现信息得到的；一个电平判决电路，根据从所述的电平选通门产生器送出的多个选通脉冲判断每段所述的复现波形是否正确；以及一个检测器，根据所述电平判决电路的判断结果产生正确的读出数据。2.按照权利要求1的一个信号读出电路，其特征为所述电平判决电路判定信号幅度电平超过一预定值的那段所述复现波形为正确的0信号电平小于在所述预定值和另一预定值之间的幅度时，只有当信号的极性和与它相距一比特的另一段的极性相反时，才判定该段复现波形是正确的。3.根据权利要求1的一个信号读出电路，其...

【专利技术属性】
技术研发人员：大内康英，青井基，西山延昌，田村乔，斋藤真，土屋铃二郎，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：JP[日本]