半导体测试图案及其测试方法技术

本发明专利技术公开一种半导体测试图案及其测试方法，其中该半导体测试图案包含一高密度元件区，以及多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案。电阻图案。电阻图案。

【技术实现步骤摘要】
半导体测试图案及其测试方法


[0001]本专利技术涉及半导体制作工艺领域，尤其是涉及一种包含有多个电阻对(pair resistor)的半导体测试图案。

技术介绍

[0002]半导体制作工艺领域中，电阻(resistor)是常见的电子元件。在一些实际应用中，电阻以成对方式被制作，以使用于同样是成对的电子产品，例如耳机等。
[0003]然而，即使成对的电阻具有相同或对称的图案，在半导体制作工艺中的众多步骤中，可能有些步骤会影响电阻的阻值，造成成对的电阻中两边的阻值不相等，并且影响后续所形成的电子产品的品质(例如造成耳机的左右两边声音大小不一致)。

技术实现思路

[0004]因此，需要提出一些改进的方法，以解决上述问题。
[0005]本专利技术提供一种半导体测试图案，包含一高密度元件区，以及多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案。
[0006]本专利技术另提供一种半导体测试图案的测试方法，包含提供一半导体测试图案，该半导体测试图案包含一高密度元件区，多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案，以及对该半导体测试图案进行一激光加热步骤，以及测试该半导体测试图案的电阻变化。
[0007]本专利技术提供一种半导体测试图案，该半导体测试图案的特征在于申请人发现激光加热步骤会对电阻元件的阻值产生较大影响，因此为了能在制作工艺前端及时发现问题，申请人提供一种测试图案，将多个电阻对(pair resistor)围绕在高密度元件区的周围。接着可以利用此测试图案，从不同的角度进行激光加热步骤，以及进行热点(hot spot)扩散测试对于电阻对的阻值影响。本专利技术所提供的半导体测试图案可以适用于各种不同方向的激光加热步骤的测试，并且通过测试步骤可以找出最适合的制作工艺参数，以及在制作工艺的前端就发现电阻不成对的问题，并且及时修正问题，提高制作工艺良率与效率。
附图说明
[0008]图1为本专利技术一实施例的半导体测试图案的上视示意图；
[0009]图2为一部分电阻对的放大示意图；
[0010]图3为从不同的方向，对图1所示的半导体测试图案进行激光加热步骤试验的上视示意图；
[0011]图4为其中一激光的剖面示意图。
[0012]主要元件符号说明
[0013]1:半导体测试图案
[0014]10:基底
[0015]20:高密度元件区
[0016]30:电阻对
[0017]30A:电阻图案
[0018]30B:电阻图案
[0019]40:条状电阻图案
[0020]50:导线
[0021]A:夹角
[0022]L1、L2、L3、L4、L5、L6、L7、L8:激光
具体实施方式
[0023]为使熟悉本专利技术所属
的一般技术人员能更进一步了解本专利技术，下文特列举本专利技术的优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。
[0024]为了方便说明，本专利技术的各附图仅为示意以更容易了解本专利技术，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
[0025]本专利技术的目的之一，在于设计出一种半导体测试图案，用来观察电阻对(pair resistor)受到激光加热步骤的影响。
[0026]为了达到以上目的，请参考图1，图1绘示根据本专利技术一实施例提供的半导体测试图案的上视示意图。首先，在一基底10上形成有一高密度元件区20，然后在高密度元件区20的周围环绕有多个电阻对30，其中每一个电阻对30由两个成对的电阻图案30A、30B所组成。也就是说，每两个成对的电阻图案30A、30B共同组成一个电阻对30。上述在基底10上的元件构成一半导体测试图案1。
[0027]图2绘示一部分电阻对的放大示意图。如图2所示，每一个电阻对30中的电阻图案30A或30B包含有多条相互平行排列的条状电阻图案40，以及多条导线50将该些条状电阻图案40串联起来。依照条状电阻图案40的排列方向，电阻对30可能包含有纵向排列的电阻对30(或是沿着Y方向排列，例如图2左侧的电阻对30)以及横向排列的电阻对30(或是沿着X方向排列，例如图2右侧的电阻对30)。值得注意的是，本专利技术并不限定电阻对只能朝向横向或是纵向排列，也可能朝向其他方向排列，也属于本专利技术的涵盖范围。此外，较佳而言，任一电阻对30所包含的两个电阻图案30A与电阻图案30B朝向相同方向排列，例如两者都朝向纵向排列、或两者都朝向横向排列。
[0028]再重新参考图1，本实施例中，多个电阻对30排列在高密度元件区20的周围，较佳而言，相邻的电阻对30具有不同的排列方向，例如一个纵向排列的电阻对30位于两个横向排列的电阻对30之间，同样地，一个横向排列的电阻对30位于两个纵向排列的电阻对30之间。此外，在本实施例中，高密度元件区20与任一电阻对30之间的最短距离较佳介于1.5微米～50微米。
[0029]高密度元件区20内例如包含有多晶硅图案或是掺杂区等元件，其中元件的密度较佳高于60％，高密度元件区20的尺寸较佳介于100～10000平方微米，但本专利技术不限于此。一
般而言，高密度元件区20例如为实际产品中，设置在电阻对旁的电路图案区域，其中可能包含有晶体管开关、驱动元件等电路图案。该些元件属于本领域的现有技术，在此不多加赘述。
[0030]申请人发现，在半导体制作工艺中，有多个因素会影响电阻对的阻值，例如激光加热步骤(包含激光的方向、温度、热点扩散)、相邻电阻对的区域(例如浅沟隔离或是元件区)密度、电阻对自身的排列方向(横向或是纵向)等，上述原因都可能会影响电阻对的阻值，并造成电阻对两边的阻值不相同(或又可称为不匹配，mismatch)情况。其中，根据申请人的实验结果发现，激光加热步骤的方向以及电阻对本身的排列方向，对于电阻对的阻值影响较大。具体而言，激光会对电阻对的阻值产生影响，当激光加热的温度愈高，则电阻的阻值会随之愈低。此外，激光的方向以及电阻对本身的排列方向，也会影响电阻对的阻值，例如若激光的照射方向与电阻对的排列方向互相垂直，则电阻对容易吸收更多热能，导致阻值降低的情形更加明显。因此，本专利技术中图1中所提供的半导体测试图案，可以用来测试激光加热步骤以及电阻对的方向，对于电阻对的阻值影响。其测试方法如下段落所述:
[0031]图3绘示从不同的方向，对图1所示的半导体测试图案进行激光加热步骤试验的上视示意图，图4绘示其中一激光的剖面示意图。如图3所示，可以分别从不同的方向，对图1所示的半导体测试图案1分别进行激光加热步骤，图3中不同方向的激光以不同的标号表示，例如分别标示为激光L1、激光L2、激光L3、激光L4、激光L5、激光L6、激光L7与激光L8。值得注意的是，每本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体测试图案，其特征在于，包含:高密度元件区；以及多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案。2.如权利要求1所述的半导体测试图案，其中每一个电阻图案，包含有多条相互平行排列的条状电阻图案，以及多个导线将该些条状电阻图案相互串联。3.如权利要求2所述的半导体测试图案，其中该多个电阻对包含有沿着第一方向排列的多个电阻对，而剩余的部分测试图案包含有沿着第二方向排列的多个电阻对。4.如权利要求3所述的半导体测试图案，其中该第一方向与该第二方向互相垂直。5.如权利要求3所述的半导体测试图案，其中沿着该第一方向排列的多个电阻对，包含有多个沿着该第一方向排列的条状电阻图案，且沿着该第二方向排列的多个电阻对，包含有多个沿着该第二方向排列的条状电阻图案。6.如权利要求1所述的半导体测试图案，其中该多个电阻对中的任一电阻对与该高密度元件区之间的最短距离介于1.5微米～50微米。7.一种半导体测试图案的测试方法，包含:提供半导体测试图案，该半导体测试图案包含:高密度元件区；多个电阻对，环绕于该高密度元件区的周围，其中每一个电阻对包含有两个相互对称的电阻图案；以及对该半导体测试图案进行激光加热步骤；以及测试该半导体测试图案的各电阻对的电阻变化。8.如权利要求7所述的测试方法，其中每一个电阻图案，包含有多条相互平...

【专利技术属性】
技术研发人员：袁林山，杨光，欧阳锦坚，吕嘉伟，黄清俊，谈文毅，
申请(专利权)人：联芯集成电路制造厦门有限公司，
类型：发明
国别省市：