System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其形成方法技术_技高网

半导体结构及其形成方法技术

技术编号:40837055 阅读:4 留言:0更新日期:2024-04-01 15:02
本发明专利技术公开一种半导体结构及其形成方法,其中该半导体结构包含一基底,基底上定义有一半导体元件区以及一电阻区,至少一栅极结构,位于半导体元件区内,至少一虚设栅极结构,位于电阻区内,一介电层位于基底上,并且覆盖栅极结构以及虚设栅极结构,一停止层,位于电阻区内,并且位于虚设栅极结构正上方,以及一薄膜电阻层,位于电阻区内,并且位于停止层的正上方。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构,尤其是涉及一种与金属栅极(metal gate)制作工艺整合的薄膜电阻,具有较高的良率。


技术介绍

1、现今半导体产业中,金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effect transistors,mosfet)多是利用多晶硅(polysilicon)材料来制作栅极(gate)。然而,多晶硅材料仍具有许多缺点:与大多数金属材料相比,多晶硅栅极具有较高的电阻值,因此多晶硅栅极的传导速率低于金属导线。而为了弥补此一缺点,多晶硅栅极需要经过硅化金属处理,以同时降低接触电阻及接面寄生电阻(parasitic resistance,rp),并提升其操作速率至可接受的范围。

2、随着以金属栅极取代传统多晶硅栅极的半导体制作工艺趋势,以往由多晶硅材料整合制作的被动元件,也可为金属材料所取代。而与主动元件经历的半导体制作工艺技术相同,被动元件如薄膜电阻等亦是结合金属层、介电层的薄膜形成方法与光刻、蚀刻等方法所形成。


技术实现思路

1、本专利技术提供一种半导体结构,包含一基底,基底上定义有一半导体元件区以及一电阻区,至少一栅极结构,位于半导体元件区内,至少一虚设栅极结构,位于电阻区内,一介电层位于基底上,并且覆盖栅极结构以及虚设栅极结构,一停止层,位于电阻区内,并且位于虚设栅极结构正上方,以及一薄膜电阻层,位于电阻区内,并且位于停止层的正上方。

2、本专利技术另提供一种半导体结构的形成方法,包含提供一基底,基底上定义有一半导体元件区以及一电阻区,形成至少一栅极结构,位于半导体元件区内,形成至少一虚设栅极结构,位于电阻区内,形成一介电层位于基底上,并且覆盖栅极结构以及虚设栅极结构,形成一停止层,位于电阻区内,并且位于虚设栅极结构正上方,以及形成一薄膜电阻层,位于电阻区内,并且位于停止层的正上方。

3、本实施例的特征在于,在薄膜电阻层的下方包含有第一停止层以及第二停止层,两层的停止层可以进一步防止接触结构穿透而接触到下方的虚设栅极结构。其中第一停止层与第二停止层的材质不同,因此可以避免形成接触结构时,蚀刻步骤穿透过薄膜电阻层的情况。换句话说,即使接触结构穿过了薄膜电阻层,也有极高机率会停止在第二停止层之中,而不会直接向下接触到虚设栅极结构。如此一来,可提高半导体元件的良率。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,包含:

2.如权利要求1所述的半导体结构,其中还包含有源/漏极区域位于该栅极结构两侧,且还包含有多个接触结构,分别电连接该薄膜电阻层、该栅极结构以及该源/漏极区域,其中与该源/漏极区域电连接的该接触结构定义为源/漏极接触,与该薄膜电阻层电连接的该接触结构定义为电阻接触。

3.如权利要求2所述的半导体结构,其中该虚设栅极结构的材质包含有金属。

4.如权利要求3所述的半导体结构,其中该还包含有残留金属层位于该介电层上,且该残留金属层电连接该虚设栅极结构以及该源/漏极接触,此外部分该残留金属层位于该电阻接触的正下方。

5.如权利要求2所述的半导体结构,其中该介电层的材质与该停止层的材质不同。

6.如权利要求5所述的半导体结构,其中该薄膜电阻层包含有氮化钛层,该停止层包含有氮化硅层,该介电层包含氧化硅层。

7.如权利要求6所述的半导体结构,其中该电阻接触穿透过该薄膜电阻层,并且深入部分该停止层内。

8.如权利要求1所述的半导体结构,其中还包含有浅沟隔离结构位于该基底中,其中该虚设栅极结构位于该浅沟隔离结构上。

9.如权利要求1所述的半导体结构,其中该停止层的面积与该薄膜电阻层的面积相等,且该停止层的侧边与该薄膜电阻层的侧边切齐。

10.如权利要求1所述的半导体结构,其中还包含有另一停止层,位于该停止层与该介电层之间,且该另一停止层的面积大于该停止层的面积。

11.一种半导体结构的形成方法,包含:

12.如权利要求11所述的形成方法,其中还包含有形成源/漏极区域位于该栅极结构两侧,且还包含有形成多个接触结构,分别电连接该薄膜电阻层、该栅极结构以及该源/漏极区域,其中与该源/漏极区域电连接的该接触结构定义为源/漏极接触,与该薄膜电阻层电连接的该接触结构定义为电阻接触。

13.如权利要求12所述的形成方法,其中该虚设栅极结构的材质包含有金属。

14.如权利要求13所述的形成方法,其中该还包含有形成残留金属层位于该介电层上,且该残留金属层电连接该虚设栅极结构以及该源/漏极接触。

15.如权利要求12所述的形成方法,其中该介电层的材质与该停止层的材质不同。

16.如权利要求15所述的形成方法,其中该薄膜电阻层包含有氮化钛层,该停止层包含有氮化硅层,该介电层包含氧化硅层。

17.如权利要求16所述的形成方法,其中该电阻接触穿透过该薄膜电阻层中的该氮化钛层,并且深入部分该停止层内。

18.如权利要求11所述的形成方法,其中还包含有浅沟隔离结构位于该基底中,其中该虚设栅极结构位于该浅沟隔离结构上。

19.如权利要求11所述的形成方法,其中该停止层的面积与该薄膜电阻层的面积相等,且该停止层的侧边与该薄膜电阻层的侧边切齐。

20.如权利要求11所述的形成方法,其中还包含有另一停止层,位于该停止层与该介电层之间,且该另一停止层的面积大于该停止层的面积。

...

【技术特征摘要】

1.一种半导体结构,包含:

2.如权利要求1所述的半导体结构,其中还包含有源/漏极区域位于该栅极结构两侧,且还包含有多个接触结构,分别电连接该薄膜电阻层、该栅极结构以及该源/漏极区域,其中与该源/漏极区域电连接的该接触结构定义为源/漏极接触,与该薄膜电阻层电连接的该接触结构定义为电阻接触。

3.如权利要求2所述的半导体结构,其中该虚设栅极结构的材质包含有金属。

4.如权利要求3所述的半导体结构,其中该还包含有残留金属层位于该介电层上,且该残留金属层电连接该虚设栅极结构以及该源/漏极接触,此外部分该残留金属层位于该电阻接触的正下方。

5.如权利要求2所述的半导体结构,其中该介电层的材质与该停止层的材质不同。

6.如权利要求5所述的半导体结构,其中该薄膜电阻层包含有氮化钛层,该停止层包含有氮化硅层,该介电层包含氧化硅层。

7.如权利要求6所述的半导体结构,其中该电阻接触穿透过该薄膜电阻层,并且深入部分该停止层内。

8.如权利要求1所述的半导体结构,其中还包含有浅沟隔离结构位于该基底中,其中该虚设栅极结构位于该浅沟隔离结构上。

9.如权利要求1所述的半导体结构,其中该停止层的面积与该薄膜电阻层的面积相等,且该停止层的侧边与该薄膜电阻层的侧边切齐。

10.如权利要求1所述的半导体结构,其中还包含有另一停止层,位于该停止层与该介电层之间,且该另一停止层的面积大于该停止层的面积。

【专利技术属性】
技术研发人员:张维峻张幼弟黄清俊谈文毅
申请(专利权)人:联芯集成电路制造厦门有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1