【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
技术介绍
1、半导体产业的持续发展依赖于芯片单位面积上器件密度的不断增加，器件密度的增加通过器件尺寸的缩小来实现。器件尺寸的缩小还可以提高器件的开启电流、截止频率，此外还能降低功耗，从而实现性能更强、功耗更低的芯片，推进信息产业不断向前发展。但是半导体器件尺寸的缩小终将达到其物理极限，为延续摩尔定律每十八个月相同面积芯片性能提高一倍的集成电路发展周期，许多新型的器件相继出现，具有垂直堆叠的互补场效应晶体管(cfet)就是其中之一。
2、由于互补场效应晶体管的垂直堆叠结构可以以更低的性能成本进一步扩大器件尺寸，因此互补场效应晶体管是一种很有前景的结构设计。
3、互补场效应晶体管结构可以看作是在pmos上堆栈nmos的结构，nmos结构接近于gaa(gate-all-around)结构，而pmos结构类似于鳍式场效应管(finfet)结构。
4、现有的互补场效应晶体管结构的形成工艺还有待提升。
技术实现思路
1、本专利技术解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升现有的互补场效应晶体管结构的形成工艺。
2、为解决上述技术问题，本专利技术技术方案提供一种半导体结构，包括：衬底；位于衬底上的第一沟道层以及位于第一沟道层上的第二沟道层，所述第一沟道层和衬底之间具有第一开口，所述第二沟道层和第一沟道层之间具有第三开口；位于衬底上的第一隔离层，所述第
3、可选的，所述第一沟道层包括位于栅极结构底部的第一部分和位于第一部分两侧的第二部分；所述第一外延掺杂区位于所述第二部分的侧壁表面和顶部表面。
4、可选的，所述第一沟道层和第二沟道层侧壁表面齐平；所述第一外延掺杂区位于所述第一沟道层的侧壁表面。
5、可选的，还包括：位于第三开口侧壁的内侧墙，所述内侧墙位于第一沟道层和第二沟道层之间，且所述内侧壁的外表面与所述第二沟道层侧壁齐平。
6、可选的，还包括：位于第一连接层上的第三隔离层，所述第三隔离层位于第一连接层顶部表面和侧壁表面，所述第三隔离层电隔离所述第二外延掺杂区和第一连接层，以及电隔离栅极结构和第一连接层。
7、可选的，还包括：位于第二外延掺杂区上的第四隔离层，所述第二连接层位于第四隔离层内，所述第四隔离层电隔离所述栅极结构和第二连接层。
8、可选的，所述第一外延掺杂区的材料包括硅锗；所述第二外延掺杂区的材料包括磷硅。
9、可选的，所述衬底包括：基底和位于基底上的底部结构；所述第一隔离层位于基底上且位于所述底部结构侧壁。
10、可选的，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
11、可选的，所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。
12、相应地，本专利技术技术上方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始第一堆叠结构和位于初始第一堆叠结构上的初始第二堆叠结构，所述初始第一堆叠结构包括第一牺牲层和位于第一牺牲层上的初始第一沟道层，所述初始第二堆叠结构包括初始第二牺牲层和位于初始第二牺牲层上的初始第二沟道层；在衬底上形成初始第一隔离层，所述初始第一隔离层还位于所述第一牺牲层侧壁，所述初始第一隔离层暴露出所述初始第一沟道层侧壁表面；在初始第一隔离层上形成伪栅极结构，所述伪栅极结构横跨所述初始第一堆叠结构和初始第一沟道层；形成伪栅极结构之后，去除所述第一牺牲层，在初始第一沟道层和衬底之间形成第一开口；在第一开口内形成第二隔离层，并在衬底上形成第一隔离层，所述第一隔离层暴露出所述初始第一沟道层侧壁表面，所述第一隔离层还位于第二隔离层侧壁表面；以所述伪栅极结构为掩膜，刻蚀所述初始第二堆叠结构和初始第一沟道层，形成第一沟道层、第二牺牲层和位于第二牺牲层上的第二沟道层；在伪栅极结构两侧的第一隔离层上形成第一外延掺杂区和位于第一外延掺杂区上的第一连接层，所述第一外延掺杂区与第一沟道层相接触；在第一连接层上形成第二外延掺杂区和位于第二外延掺杂区上的第二连接层，所述第二外延掺杂区与第二沟道层侧壁相接触；形成第二连接层之后，去除所述伪栅极结构和第二牺牲层，在第一外延掺杂区之间、第一连接层之间、第二外延掺杂区之间和第二连接层之间形成第二开口，在第一沟道层和第二沟道层之间形成第三开口，所述第二开口暴露出所述第一沟道层、第二沟道层和第三开口；在第三开口内和第二开口内形成栅极结构，所述栅极结构环绕所述第二沟道层，且所述栅极结构横跨所述第一沟道层。
13、可选的，所述第一沟道层包括位于第二牺牲层底部的第一部分和位于第一部分两侧的第二部分；所述第一外延掺杂区位于所述第二部分的侧壁表面和顶部表面。
14、可选的，刻蚀所述初始第二堆叠结构和初始第一沟道层时，直至暴露出所述第一隔离层表面，形成第一沟道层、第二牺牲层和位于第二牺牲层上的第二沟道层，所述第一沟道层和位于第二沟道层侧壁表面齐平；所述第一外延掺杂区位于所述第一沟道层的侧壁表面。
15、可选的，去除所述第一牺牲层，在初始第一沟道层和衬底之间形成第一开口的方法包括：去除伪栅极结构两侧衬底上的初始第一隔离层，暴露出所述第一牺牲层侧壁表面；去除所述暴露的第一牺牲层，在初始第一沟道层和衬底之间形成第一开口。
16、可选的，回刻蚀所述初始第一隔离层之前，还包括：在初始第一堆叠结构表面、伪栅极结构表面和初始第一沟道层表面形成第一保护层；以所述伪栅极结构为掩膜，刻蚀所述初始第二堆叠结构和初始第一沟道层之前，还包括：去除所述第一保护层。
17、可选的，形成第一沟道层、第二牺牲层和位于第二牺牲层上的第二沟道层之后，在伪栅极结构两侧的第一隔离层上形成第一外延掺杂区之前，还包括：在第二牺牲层侧壁形成内侧墙，所述内侧壁的外表面与所述第二沟道层侧壁齐平。
18、可选的，在第二牺牲层侧壁形成内侧墙的同时，还包括：在伪栅极结构表面、第二牺牲层表面和第二沟道层表面形成第二保护层，所述第二保护层暴露出所述第一沟道层表面。
19、可选的，在第一连接层上形成第二外延掺杂区之前，还包括：去除所述第二沟道层侧壁表面的第二保护层。
20、可选的，形成第一外延掺杂区和位于第一外延掺杂区上的第一连接层之后，还包括：在第一外延掺本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述第一沟道层包括位于栅极结构底部的第一部分和位于第一部分两侧的第二部分；所述第一外延掺杂区位于所述第二部分的侧壁表面和顶部表面。
3.如权利要求1所述的半导体结构，其特征在于，所述第一沟道层和第二沟道层侧壁表面齐平；所述第一外延掺杂区位于所述第一沟道层的侧壁表面。
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于第三开口侧壁的内侧墙，所述内侧墙位于第一沟道层和第二沟道层之间，且所述内侧壁的外表面与所述第二沟道层侧壁齐平。
5.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一连接层上的第三隔离层，所述第三隔离层位于第一连接层顶部表面和侧壁表面，所述第三隔离层电隔离所述第二外延掺杂区和第一连接层，以及电隔离栅极结构和第一连接层。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于第二外延掺杂区上的第四隔离层，所述第二连接层位于第四隔离层内，所述第四隔离层电隔离所述栅极结构和第二连接层。
7.如权利要
8.如权利要求1所述的半导体结构，其特征在于，所述衬底包括：基底和位于基底上的底部结构；所述第一隔离层位于基底上且位于所述底部结构侧壁。
9.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
10.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。
11.一种半导体结构的形成方法，其特征在于，包括：
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一沟道层包括位于第二牺牲层底部的第一部分和位于第一部分两侧的第二部分；所述第一外延掺杂区位于所述第二部分的侧壁表面和顶部表面。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，刻蚀所述初始第二堆叠结构和初始第一沟道层时，直至暴露出所述第一隔离层表面，形成第一沟道层、第二牺牲层和位于第二牺牲层上的第二沟道层，所述第一沟道层和位于第二沟道层侧壁表面齐平；所述第一外延掺杂区位于所述第一沟道层的侧壁表面。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层，在初始第一沟道层和衬底之间形成第一开口的方法包括：去除伪栅极结构两侧衬底上的初始第一隔离层，暴露出所述第一牺牲层侧壁表面；去除所述暴露的第一牺牲层，在初始第一沟道层和衬底之间形成第一开口。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，回刻蚀所述初始第一隔离层之前，还包括：在初始第一堆叠结构表面、伪栅极结构表面和初始第一沟道层表面形成第一保护层；以所述伪栅极结构为掩膜，刻蚀所述初始第二堆叠结构和初始第一沟道层之前，还包括：去除所述第一保护层。
16.如权利要求11所述的半导体结构的形成方法，其特征在于，形成第一沟道层、第二牺牲层和位于第二牺牲层上的第二沟道层之后，在伪栅极结构两侧的第一隔离层上形成第一外延掺杂区之前，还包括：在第二牺牲层侧壁形成内侧墙，所述内侧壁的外表面与所述第二沟道层侧壁齐平。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，在第二牺牲层侧壁形成内侧墙的同时，还包括：在伪栅极结构表面、第二牺牲层表面和第二沟道层表面形成第二保护层，所述第二保护层暴露出所述第一沟道层表面。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，在第一连接层上形成第二外延掺杂区之前，还包括：去除所述第二沟道层侧壁表面的第二保护层。
19.如权利要求11所述的半导体结构的形成方法，其特征在于，形成第一外延掺杂区和位于第一外延掺杂区上的第一连接层之后，还包括：在第一外延掺杂区上形成第三隔离层，所述第三隔离层位于第一连接层顶部表面和侧壁表面，所述第三隔离层电隔离所述第二外延掺杂区和第一连接层，以及电隔离栅极结构和第一连接层。
20.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述伪栅极结构和第二牺牲层之前，还包括：形成位于第二外延掺杂区上的第四隔离层，所述第二连接层位于第四隔离层内，所述第四隔离层电隔离所述栅极结构和第二连接层。
21.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二开口和第三开口的形成方法包...
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述第一沟道层包括位于栅极结构底部的第一部分和位于第一部分两侧的第二部分；所述第一外延掺杂区位于所述第二部分的侧壁表面和顶部表面。
3.如权利要求1所述的半导体结构，其特征在于，所述第一沟道层和第二沟道层侧壁表面齐平；所述第一外延掺杂区位于所述第一沟道层的侧壁表面。
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于第三开口侧壁的内侧墙，所述内侧墙位于第一沟道层和第二沟道层之间，且所述内侧壁的外表面与所述第二沟道层侧壁齐平。
5.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一连接层上的第三隔离层，所述第三隔离层位于第一连接层顶部表面和侧壁表面，所述第三隔离层电隔离所述第二外延掺杂区和第一连接层，以及电隔离栅极结构和第一连接层。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于第二外延掺杂区上的第四隔离层，所述第二连接层位于第四隔离层内，所述第四隔离层电隔离所述栅极结构和第二连接层。
7.如权利要求1所述的半导体结构，其特征在于，所述第一外延掺杂区的材料包括硅锗；所述第二外延掺杂区的材料包括磷硅。
8.如权利要求1所述的半导体结构，其特征在于，所述衬底包括：基底和位于基底上的底部结构；所述第一隔离层位于基底上且位于所述底部结构侧壁。
9.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的材料包括氧化硅；所述第二隔离层的材料包括氧化硅。
10.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和位于栅介质层上的栅极层；所述栅介质层的材料包括氧化铪或氧化铝；所述栅极层的材料包括金属，所述金属包括钨。
11.一种半导体结构的形成方法，其特征在于，包括：
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一沟道层包括位于第二牺牲层底部的第一部分和位于第一部分两侧的第二部分；所述第一外延掺杂区位于所述第二部分的侧壁表面和顶部表面。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，刻蚀所述初始第二堆叠结构和初始第一沟道层时，直至暴露出所述第一隔离层表面，形成第一沟道层、第二牺牲层和位于第二牺牲层上的第二沟道层，所述第一沟道层和位于第二沟道层侧壁表面齐平；所述第一外延掺杂区位于所述第一沟道层的侧壁表面。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述第一牺牲层，在初始第一沟道层和衬底之间形成第一开口的方法包括：去除伪栅极结构两侧衬底上的初始第一隔离层，暴露出所述第一牺牲层侧壁表面；去除所述暴露的第一牺牲层，在初始第一沟道层和衬底之间形成第一开口。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，回刻蚀所述初始第一隔离层之前，还包括：在初始第...
【专利技术属性】
技术研发人员：汪刘建，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。