半导体测试结构制造技术

本实用新型专利技术提供了一种半导体测试结构，将至少一条字线悬空，剩余的所述字线接地，利用电子束缺陷检测设备检测半导体测试结构即可以判断节点接触结构是否具有电性缺陷并定位电性缺陷的位置，且还可以判定发生的电性缺陷的类型，不需要借助其他的缺陷分析手段；并且，所述半导体测试结构可与正常的器件同步制备而成，因此无需特意设计掩模板等结构，也无需改变正常的器件的制备流程；进一步地，缺陷检测方法可以在形成节点接触结构之后立即进行缺陷检测，在线上作实时的缺陷分析，使得缺陷检测具有实时性，可防止大批量不良品的产生。可防止大批量不良品的产生。可防止大批量不良品的产生。

【技术实现步骤摘要】
半导体测试结构


[0001]本技术涉及半导体领域，尤其涉及一种半导体测试结构。

技术介绍

[0002]电子束缺陷检测设备(Electron
‑
Beam Inspection，EBI设备)利用电子束检测技术对硅片表面进行高分辨率成像，通过智能算法检测出硅片上的电性和物理缺陷，是芯片制造过程中良率提升的关键设备，目前已经被越来越多地应用于先进的IC芯片制造中。EBI设备的检测分辨率高到足以检测微小的物理缺陷，而光学缺陷成像系统无法胜任，因此可以进行电性缺陷(Electrical defects)检测(如开路缺陷、短路缺陷或漏电缺陷等)或形状缺陷(Physical defects)检测。
[0003]EBI设备在进行电性缺陷检测时，可以通过检测由于电荷引起的灰度变化而导致的电压对比度变化，并以暗场(dark field)和明场(bright field)的方式体现在输出的电压对比度图像中。
[0004]对于动态随机存取存储器(DRAM)来说，随着器件尺寸的微缩，存储节点接触结构的电性缺陷的检测变得越来越困难。

技术实现思路

[0005]本技术的目的在于提供一种半导体测试结构，用于检测动态随机存取存储器的存储节点接触结构的电性缺陷。
[0006]为了达到上述目的，本技术提供了一种半导体测试结构，包括：
[0007]衬底，所述衬底内具有多个阵列分布的有源区；
[0008]多条沿第一方向排布的字线，所述字线位于所述衬底内，沿第二方向延伸并穿过对应的有源区，至少一条所述字线悬空，剩余的所述字线接地；
[0009]多条沿所述第二方向排布的位线，所述位线的至少部分位于所述衬底上，沿第一方向延伸以与所述字线相交，相交的所述字线和位线界定出多个节点接触窗；以及，
[0010]多个节点接触结构，填充在所述节点接触窗中并和对应的所述有源区电性连接。
[0011]可选的，悬空的所述字线沿所述第一方向规则排布。
[0012]可选的，相邻的两个悬空的字线之间相隔至少一个接地的字线。
[0013]可选的，相邻的至少两个字线悬空并构成第一组字线，相邻的至少两个字线接地并构成第二组字线，所述第一组字线与所述第二组字线沿所述第一方向间隔排布。
[0014]可选的，接地的所述字线的一端连接有金属层并通过对应的所述金属层接地。
[0015]可选的，所述金属层分布在所述衬底的两侧，所述衬底每一侧上的所述金属层沿所述第一方向规则排布，且所述衬底的两侧上的所述金属层错位排布。
[0016]可选的，所有的所述字线均悬空。
[0017]可选的，所述节点接触结构呈行列分布，或者，所述节点接触结构呈蜂巢状分布。
[0018]技术在本技术提供的半导体测试结构中，将至少一条字线悬空，剩余的
所述字线接地，利用电子束缺陷检测设备检测半导体测试结构即可以判断节点接触结构是否具有电性缺陷并定位电性缺陷的位置，且还可以判定发生的电性缺陷的类型，不需要借助其他的缺陷分析手段；并且，所述半导体测试结构可与正常的器件同步制备而成，因此无需特意设计掩模板等结构，也无需改变正常的器件的制备流程；进一步地，缺陷检测方法可以在形成节点接触结构之后立即进行缺陷检测，在线上作实时的缺陷分析，使得缺陷检测具有实时性，可防止大批量不良品的产生。
附图说明
[0019]图1a为本技术实施例一提供的半导体测试结构的平面示意图；
[0020]图1b为本技术实施例一提供的图1a中的半导体测试结构的预设标准图像的示意图；
[0021]图1c为本技术实施例一提供的图1a中的半导体测试结构实际检测到的电压对比度图像的示意图；
[0022]图2为本技术实施例一提供的缺陷检测方法的流程图；
[0023]图3a和图3b为本技术实施例一提供的电压对比度图像上明场/暗场的分布的原理图；
[0024]图4a为本技术实施例二提供的第一种半导体测试结构的平面示意图；
[0025]图4b为本技术实施例二提供图4a中的半导体测试结构的预设标准图像的示意图；
[0026]图5a为本技术实施例二提供的第二种半导体测试结构的平面示意图；
[0027]图5b为本技术实施例二提供图5a中的半导体测试结构的预设标准图像的示意图；
[0028]图6a为本技术实施例三提供的半导体测试结构的平面示意图；
[0029]图6b为本技术实施例提供图6a中的半导体测试结构的预设标准图像的示意图；
[0030]图7a为本技术实施例四提供的半导体测试结构的平面示意图；
[0031]图7b为本技术实施例提供图7a中的半导体测试结构的预设标准图像的示意图；
[0032]图8a为本技术实施例五提供的半导体测试结构的平面示意图；
[0033]图8b为本技术实施例提供图8a中的半导体测试结构的预设标准图像的示意图；
[0034]其中，附图标记为：
[0035]AA
‑
有源区；WL
‑
字线；BL
‑
位线；a、b、c、d、SC
‑
节点接触结构；D1
‑
第一方向；D2
‑
第二方向；D3
‑
第三方向；M
‑
金属层；Q1
‑
Q1位置；Q2
‑
Q2位置；Q3
‑
Q3位置。
具体实施方式
[0036]下面将结合示意图对本技术的具体实施方式进行更详细的描述。根据下列描述，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。
[0037]图1a为本实施例提供的半导体测试结构的平面示意图。如图1a所示，所述半导体测试结构包括衬底、多条字线WL、多条位线BL及多个节点接触结构。
[0038]具体而言，所述衬底内具有多个阵列分布的有源区AA，具体的，所述衬底中形成有多个沟槽隔离结构，通过所述沟槽隔离结构界定出多个所述有源区AA。所述有源区AA在平面示意图中呈条形形状并具有沿第三方向D3延伸的长轴，多个所述有源区AA在以交错排列的方式均匀地设置。
[0039]进一步地，每个所述有源区AA均通过离子注入工艺形成了第一源/漏区和第二源/漏区。所述第一源/漏区和第二源/漏区的底表面可以定位在自所述有源区AA的顶表面往下的预定深度处，并且所述第一源/漏区位于所述有源区AA的中间，所述第二源/漏区位于所述有源区AA的两端。
[0040]请继续参阅图1a，多条所述字线WL均位于所述衬底内，且所述字线WL沿第一方向D1排布且沿第二方向D2延伸并穿过对应的有源区AA。本实施例中，每个所述有源区AA在所述第二方向D2上同时被两个所述字线WL本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：衬底，所述衬底内具有多个阵列分布的有源区；多条沿第一方向排布的字线，所述字线位于所述衬底内，沿第二方向延伸并穿过对应的有源区，至少一条所述字线悬空，剩余的所述字线接地；多条沿所述第二方向排布的位线，所述位线的至少部分位于所述衬底上，沿第一方向延伸以与所述字线相交，相交的所述字线和位线界定出多个节点接触窗；以及，多个节点接触结构，填充在所述节点接触窗中并和对应的所述有源区电性连接。2.如权利要求1所述的半导体测试结构，其特征在于，悬空的所述字线沿所述第一方向规则排布。3.如权利要求2所述的半导体测试结构，其特征在于，相邻的两个悬空的字线之间相隔至少一个接地的字线。4.如权利要求2所述的半导体测试结...

【专利技术属性】
技术研发人员：翁文毅，李光中，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：新型
国别省市：