制作半导体元件的方法技术

本发明专利技术公开一种制作半导体元件的方法。提供半导体基板，具有NMOS区域、PMOS区域和非硅化金属区域。分别于NMOS区域和PMOS区域内形成NMOS晶体管和PMOS晶体管。形成应力记忆层，覆盖NMOS区域、PMOS区域和非硅化金属区域。将应力记忆层从PMOS区域移除。将应力从应力记忆层移转至NMOS晶体管的N通道中。将应力记忆层从NMOS区域移除，但留下非硅化金属区域内的应力记忆层。进行自对准硅化金属制作工艺，于NMOS区域和PMOS区域形成硅化金属层。区域和PMOS区域形成硅化金属层。区域和PMOS区域形成硅化金属层。

【技术实现步骤摘要】
制作半导体元件的方法


[0001]本专利技术涉及半导体制作工艺
，特别是涉及一种制作半导体元件的方法。

技术介绍

[0002]已知，应力记忆技术(SMT，Stress Memorization Technology)通常是在半导体制作工艺中用于源极/漏极(S/D)离子注入步骤后进行，以诱发应力于金属氧化物半导体场效晶体管(MOSFET)的通道区域。
[0003]在传统的SMT制作工艺中，通常采用沉积应力层及激光退火，以诱发应力于基底中，即通过激光退火使位于应力层下的多晶硅栅极再结晶，从而改善N通道金属氧化物半导体场效晶体管(NMOSFET，以下简称NMOS)的电性。上述的应力层在后续的自对准硅化金属(self-aligned silicidation)制作工艺前会被移除。
[0004]在自对准硅化金属制作工艺过程中，需要另外沉积一自对准硅化金属阻挡(salicide block，SAB)层，例如，氧化硅层和氮化硅层，并进行曝光和显影制作工艺，图案化自对准硅化金属阻挡层，以遮盖住不需要形成硅化金属层的区域(非硅化金属区域)。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制作半导体元件的方法，包含：提供半导体基板，其上具有NMOS区域、PMOS区域和非硅化金属区域；分别于所述NMOS区域和所述PMOS区域内形成NMOS晶体管和PMOS晶体管；形成应力记忆层，覆盖所述NMOS区域、所述PMOS区域和所述非硅化金属区域；将所述应力记忆层从所述PMOS区域移除；将应力从所述应力记忆层移转至所述NMOS晶体管的N型通道中；将所述应力记忆层从所述NMOS区域移除，但留下所述非硅化金属区域内的所述应力记忆层；以及进行自对准硅化金属制作工艺，于所述NMOS区域和所述PMOS区域形成硅化金属层。2.如权利要求1所述的方法，其中留在所述非硅化金属区域内的所述应力记忆层在所述自对准硅化金属制作工艺用作自对准硅化金属阻挡层。3.如权利要求1所述的方法，其中所述应力记忆层包含氧化硅层和一氮化硅层。4.如权利要求1所述的方法，其中所述应力包含伸张应力。5.如权利要求1所述的方法，其中将所述应力从所述应力记忆层移转包含进行激光尖峰退火制作工艺。6.如权利要求1所述的方法，其中另包含：进行源极/漏极退火制作工艺，将所述NMOS晶体管和所述PMOS晶体管的源极/漏极区域内的掺质活化。7.如权利要求6所述的方法，其中所述源极/漏极退火制作工艺包含快速热退火制作工艺。8.如权利要求1所述的方法，其中在进行所述自对准硅化金属制作工艺之前，另包含：将所述NMOS晶体管和所述PMOS晶体管的间隙壁进行厚度缩减。9.一种制作半导体元件的方法，包含：提供半导体基板，其上具有NMOS区域、PMOS区域和非硅化金属区域；分别于所述NMOS区域和所述PMOS区域内形成NMOS晶体管和PMOS晶体管；其中所述NMOS晶体管包含在所述半导体基板中的N型源极/漏极掺杂区、介于所述N型源极/漏极掺杂区之间的...

【专利技术属性】
技术研发人员：胡涛，施晓东，欧阳锦坚，谈文毅，
申请(专利权)人：联芯集成电路制造厦门有限公司，
类型：发明
国别省市：