半导体结构的形成方法技术

一种半导体结构的形成方法，方法包括：提供基底，基底中形成有前层互连结构，前层互连结构包括待连接互连结构；采用选择性沉积工艺在前层互连结构顶面形成牺牲层；在基底上形成覆盖牺牲层侧壁的第一介电层；去除牺牲层，在第一介电层中形成露出待连接互连结构的第一互连开口；形成覆盖第一介电层的第二介电层，第二介电层的被刻蚀速率大于第一介电层的被刻蚀速率；在第二介电层中形成第二互连开口，第二互连开口底部和第一互连开口顶部相连，第二互连开口和第一互连开口构成互连开口；在互连开口中形成互连结构。通过形成具有刻蚀选择比的第二介电层和第一介电层，并预先形成位置精准的第一互连开口，提高了互连开口和待连接互连结构的对准精度。互连结构的对准精度。互连结构的对准精度。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
[0003]为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进，互连结构的尺寸也变得越来越小；相应的，形成互连结构的工艺难度也越来越大，而互连结构的形成质量对后段(back end of line，BEOL)电学性能以及器件可靠性的影响很大，严重时会影响半导体器件的正常工作。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，提高器件的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底中形成有前层互连结构，且所述基本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底中形成有前层互连结构，且所述基底表面露出所述前层互连结构，所述前层互连结构包括待连接互连结构；采用选择性沉积工艺，在所述前层互连结构的顶面形成牺牲层；在所述牺牲层露出的所述基底上形成第一介电层，所述第一介电层覆盖所述牺牲层的侧壁；去除所述牺牲层，在所述第一介电层中形成第一互连开口，所述第一互连开口露出所述待连接互连结构；形成覆盖所述第一介电层的第二介电层，所述第二介电层还填充于所述第一互连开口中，所述第二介电层的被刻蚀速率大于所述第一介电层的被刻蚀速率；刻蚀所述第二介电层，在所述第二介电层中形成第二互连开口，所述第二互连开口的底部和所述第一互连开口的顶部相连通，所述第二互连开口和第一互连开口构成互连开口，所述互连开口与所述待连接互连结构相对应；在所述互连开口中形成互连结构。2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述前层互连结构的顶面形成牺牲层的步骤中，所述牺牲层的侧壁垂直于所述基底表面；或者，所述牺牲层的形状为倒梯形。3.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述前层互连结构的顶面形成牺牲层后，在所述牺牲层露出的所述基底上形成第一介电层之前，所述形成方法还包括：形成保形覆盖所述基底和牺牲层的研磨停止层；在所述牺牲层露出的所述基底上形成第一介电层的步骤中，所述第一介电层露出位于所述牺牲层顶部的所述研磨停止层的顶面；在所述牺牲层露出的所述基底上形成第一介电层后，去除所述牺牲层之前，所述形成方法还包括：去除位于所述牺牲层顶部的所述研磨停止层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，在所述牺牲层露出的所述基底上形成第一介电层的步骤包括：形成覆盖所述研磨停止层的介电材料层；以位于所述牺牲层顶部的所述研磨停止层的顶面作为停止位置，对所述介电材料层进行平坦化处理，所述平坦化处理后的剩余的所述介电材料层作为第一介电层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第二介电层中形成第二互连开口的步骤中，所述第二互连开口的底部还露出所述待连接互连结构所对应的所述第一互连开口外周的所述第一介电层的部分顶面。6.如权利要求1所述的半导体结构的形成...

【专利技术属性】
技术研发人员：刘继全，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：