本发明专利技术涉及一种PIN肖特基二极管的氧化镓MOSFET及制备方法，氧化镓MOSFET包括：N型区、P型阱区、N+源极区、栅极、第一场氧化物层、源极和漏极，P型阱区位于N型区的表层中；栅极位于P型阱区的表层中；N+源极区位于P型阱区的表层中，且位于栅极的两侧，与栅极相距一定距离；第一场氧化物层位于栅极的上方；源极位于P型阱区的上方和第一场氧化物层的表面，源极具有一体化连接的延展结构，延展结构贯穿第一场氧化物层、栅极和P型阱区且与N型区接触；漏极位于N型区下表面；N型区、P型阱区的材料包括Ga2O3，N+源极区的材料包括SiC。该氧化镓MOSFET中，N型区和P型阱区的材料采用Ga2O3，可以显著提升器件承受功率和运行温度，使器件具有更强的稳定性和可靠性。性和可靠性。性和可靠性。
【技术实现步骤摘要】
一种PIN肖特基二极管的氧化镓MOSFET及制备方法
[0001]本专利技术属于半导体器件
，具体涉及一种PIN肖特基二极管的氧化镓MOSFET及制备方法。
技术介绍
[0002]氧化镓(Ga2O3)作为第三代宽带隙半导体材料，具有超宽带隙(4.9eV)、超高耐击穿电场强度(8MV/cm)、超高巴利加优值因子(3444)的优势，因此Ga2O3是一种性能优异的适于功率器件和高压开关器件制备的宽禁带半导体材料，为超大功率器件的发展提供了更广阔的视野。
[0003]目前，碳化硅(SiC)金属氧化物半导体场效应管(MOSFET)作为多数载流子导电的单极型电压控制器件，其导通压降，比单极型、双极型硅器件低得多，使得具有开关速度快、高频性能好、反向电压高等优点。然而，为了实现较高的应用可靠性，从器件技术角度出发，SiC材料具有缺陷较多、沟道迁移率较低、成本较高等技术以及经济问题，严重制约着SiC功率器件的发展。
[0004]因此，如何制备高性能的氧化镓MOSFET器件成为目前亟待解决的技术问题。
技术实现思路
[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种PIN肖特基二极管的氧化镓MOSFET及制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术实施例提供了一种PIN肖特基二极管的氧化镓MOSFET，包括：N型区、P型阱区、N+源极区、栅极、第一场氧化物层、源极和漏极，其中，
[0007]所述P型阱区位于所述N型区的表层中；所述栅极位于所述P型阱区的表层中；所述N+源极区位于所述P型阱区的表层中，且位于所述栅极的两侧，与所述栅极相距一定距离；所述第一场氧化物层位于所述栅极的上方；所述源极位于所述P型阱区的上方和所述第一场氧化物层的表面，将所述P型阱区的表面和所述N+源极区的表面覆盖，所述源极具有一体化连接的延展结构，所述延展结构贯穿所述第一场氧化物层、所述栅极和所述P型阱区且与所述N型区接触；所述漏极位于所述N型区的下表面；
[0008]所述N型区、所述P型阱区的材料包括Ga2O3，所述N+源极区的材料包括SiC。
[0009]在本专利技术的一个实施例中，所述N型区包括N+缓冲层和N
‑
漂移层，其中，所述N
‑
漂移层位于所述N+缓冲层上。
[0010]在本专利技术的一个实施例中，所述N+源极区的杂质浓度大于所述P型阱区的杂质浓度，所述P型阱区的杂质浓度大于所述N型区的杂质浓度。
[0011]在本专利技术的一个实施例中，所述P型阱区、所述N+源极区和所述栅极的表层中形成所述氧化镓MOSFET的沟道区，所述沟道区中添加有掺杂元素。
[0012]在本专利技术的一个实施例中，所述掺杂元素包括硫、硒、碲中的一种或多种，所述掺杂元素的浓度为1
×
10
17
cm
‑3～2
×
10
21
cm
‑3。
[0013]在本专利技术的一个实施例中，还包括接触区，所述接触区位于所述P型阱区的表层中，且所述N+源极区位于所述栅极和所述接触区之间，所述接触区与所述N+源极区接触。
[0014]在本专利技术的一个实施例中，所述N+源极区的上方还设置有第二场氧化物层，所述第二场氧化物层位于所述N+源极区和所述源极之间。
[0015]本专利技术的另一个实施例提供了一种PIN肖特基二极管的氧化镓MOSFET及制备方法，包括步骤：
[0016]S1、在N型区的表层中进行P型离子注入，形成P型阱区，其中，所述N型区、所述P型阱区的材料包括Ga2O3；
[0017]S2、刻蚀所述P型阱区形成第一凹槽，然后在所述第一凹槽中外延生长SiC，并对所述SiC进行N型离子注入，形成N+源极区；
[0018]S3、刻蚀所述P型阱区形成第二凹槽，然后在所述第二凹槽中外延生长栅金属，形成栅极；
[0019]S4、在所述栅极的上方外延生长场氧化物，形成第一场氧化物层；
[0020]S5、在器件上表面制备源极，使得所述源极将所述P型阱区的表面和所述N+源极区的表面覆盖，并贯穿所述第一场氧化物层、所述栅极和所述P型阱区且与所述N型区接触；
[0021]S6、在所述N型区的下表面外延生长漏极金属，形成漏极。
[0022]在本专利技术的一个实施例中，步骤S3之后还包括步骤：
[0023]在所述氧化镓MOSFET的沟道区中，将掺杂元素进行离子注入，然后对器件进行热处理。
[0024]在本专利技术的一个实施例中，步骤S2和S3之间还包括步骤：
[0025]在所述P型阱区的表层中进行P型离子注入，形成接触区，使得所述N+源极区位于所述栅极和所述接触区之间，且所述接触区与所述N+源极区接触。
[0026]与现有技术相比，本专利技术的有益效果：
[0027]1、本专利技术的氧化镓MOSFET中，N型区和P型阱区的材料采用Ga2O3，Ga2O3可以承受更高的温度，具有较好的热稳定性，其特性使得器件获得了更高的开关速度，可以显著提升器件承受的功率和运行的温度，使器件具有更强的稳定性和可靠性；同时由于Ga2O3具有超高禁带宽度的原因，对其进行掺杂后电导率得到了大幅度提升，解决了SiC器件较高经济成本和沟道迁移率低的问题，提高了器件的性能。
[0028]2、本专利技术在氧化镓MOSFET的沟道区中添加掺杂元素，在减小沟道电阻的状态下提高了阈值电压，同时满足了沟道电阻的减小和MOSFET的阈值的升高，能够提高氧化镓MOSFET作为常关型的器件使用时的可靠性。
附图说明
[0029]图1为本专利技术实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的结构示意图；
[0030]图2为本专利技术实施例提供的另一种PIN肖特基二极管的氧化镓MOSFET的结构示意图；
[0031]图3为本专利技术实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的制备方法的流程示意图；
[0032]图4a
‑
图4l为本专利技术实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的制备
方法的过程示意图。
具体实施方式
[0033]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0034]实施例一
[0035]请参见图1，图1为本专利技术实施例提供的一种PIN肖特基二极管的氧化镓MOSFET的结构示意图。该种PIN肖特基二极管的氧化镓MOSFET包括：N型区1、P型阱区2、N+源极区3、栅极4、第一场氧化物层5、源极6和漏极7。
[0036]N型区1包括N+缓冲层11和N
‑
漂移层12，其中，N
‑
漂移层12位于N+缓冲层11上。具体的，N+缓冲层11采用n型且低电阻的氧化镓构成的半导体基板；N
‑
漂移层12的材料为N型Ga2O3，厚度为5～100μm，杂质浓度为1
...
【技术保护点】
【技术特征摘要】
1.一种PIN肖特基二极管的氧化镓MOSFET，其特征在于，包括：N型区(1)、P型阱区(2)、N+源极区(3)、栅极(4)、第一场氧化物层(5)、源极(6)和漏极(7)，其中，所述P型阱区(2)位于所述N型区(1)的表层中；所述栅极(4)位于所述P型阱区(2)的表层中；所述N+源极区(3)位于所述P型阱区(2)的表层中，且位于所述栅极(4)的两侧，与所述栅极(4)相距一定距离；所述第一场氧化物层(5)位于所述栅极(4)的上方；所述源极(6)位于所述P型阱区(2)的上方和所述第一场氧化物层(5)的表面，将所述P型阱区(2)的表面和所述N+源极区(3)的表面覆盖，所述源极(6)具有一体化连接的延展结构(61)，所述延展结构(61)贯穿所述第一场氧化物层(5)、所述栅极(4)和所述P型阱区(2)且与所述N型区(1)接触；所述漏极(7)位于所述N型区(1)的下表面；所述N型区(1)、所述P型阱区(2)的材料包括Ga2O3，所述N+源极区(3)的材料包括SiC。2.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述N型区(1)包括N+缓冲层(11)和N
‑
漂移层(12)，其中，所述N
‑
漂移层(12)位于所述N+缓冲层(11)上。3.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述N+源极区(3)的杂质浓度大于所述P型阱区(2)的杂质浓度，所述P型阱区(2)的杂质浓度大于所述N型区(1)的杂质浓度。4.根据权利要求1所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述P型阱区(2)、所述N+源极区(3)和所述栅极(4)的表层中形成所述氧化镓MOSFET的沟道区，所述沟道区中添加有掺杂元素。5.根据权利要求4所述的PIN肖特基二极管的氧化镓MOSFET，其特征在于，所述掺杂元素包括硫、硒、碲中的一种或多种，所述掺杂元素的浓度为1
×
10
17
cm
‑3～2
×
10
21
【专利技术属性】
技术研发人员：李京波，王小周，赵艳，曹茗杰，
申请(专利权)人：浙江芯国半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。