共源共栅单元制造技术

本公开涉及半导体结构，更具体地涉及具有电阻和电容优化的一体式共源共栅单元及制造方法。该结构包括：位于单个公共半导体区域的第一部分中的共源极FET(CS

【技术实现步骤摘要】
共源共栅单元


[0001]本公开涉及半导体结构，更具体地涉及一体式共源共栅单元(unitary Cascode cell)及制造方法。

技术介绍

[0002]半导体器件中使用共源共栅单元来形成具有优异的输入/输出隔离和高带宽特性的共源共栅放大器电路。典型地使用彼此连接的两个场效应晶体管(FET)，具体地，输入共源极FET(CS
‑
FET)和输出共栅极FET(CG
‑
FET)，来构造共源共栅放大器。特别地，CS
‑
FET的栅极接收RF输入信号，CS
‑
FET的漏极连接到CG
‑
FET的源极，并且共源共栅放大器的输出从CG
‑
FET的漏极提供。CS
‑
FET和CG
‑
FET耦接到其他电路元件(包括电阻器、电感器和电容器)以构成完整的共源共栅放大器电路。
[0003]在常规的共源共栅放大器中，CS
‑
FET和CG
‑
FET形成在彼此分离的单元(例如，衬底中的分离的岛本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种结构，包括：位于单个公共半导体区域的第一部分中的共源极FET(CS
‑
FET)，所述CS
‑
FET包括源极区和漏极区；位于所述单个公共半导体区域的第二部分中的共栅极FET(CG
‑
FET)，所述CG
‑
FET包括源极区和漏极区；以及所述单个公共半导体区域的掺杂连接区域，其连接所述CS
‑
FET的漏极与所述CG
‑
FET的源极。2.根据权利要求1所述的结构，其中，所述掺杂连接区域是掺杂外延区域。3.根据权利要求1所述的结构，其中，所述掺杂连接区域是衬底中的扩散区域。4.根据权利要求1所述的结构，其中，所述单个公共半导体区域是衬底中的岛区域。5.根据权利要求4所述的结构，其中，所述单个公共半导体区域的所述第一部分比所述单个公共半导体区域的所述第二部分宽。6.根据权利要求5所述的结构，其中，所述第一部分具有宽度W1，所述第二部分具有宽度W2，其中，W2是处于等于或大于W1且等于或小于2
×
W1(W1的2倍)的范围内的值。7.根据权利要求6所述的结构，其中，所述CS
‑
FET的栅极长度小于所述CG
‑
FET的栅极长度。8.根据权利要求1所述的结构，其中，所述CS
‑
FET的栅极被配置为接收RF输入信号，所述CG
‑
FET的漏极被配置为提供RF输出信号。9.根据权利要求1所述的结构，其中，所述CS
‑
FET和所述CG
‑
FET选自FinFET和平面FET中的至少一者。10.根据权利要求9所述的结构，其中，所述掺杂连接区域位于所述单个公共半导体区域的第三部分中，并且包括所述CS
‑
FET的漏极和所述CG
‑
FET的源极。11.一种半导体结构，包括：位于单个公共半导体区域的第一部分中的共源极FET(CS
‑
FET)；以及位于所述单个公共半导体区域的第二部分中的共栅极FET(CG
‑
FET)；其中，所述单个公共半导体区域是在所述单个公共半导体区域的不同部分中具有不同宽度的跳变半导体区域。12.根据权利要求11所述的结构，其中，所述单个公共半导体区域的所述第一部分比所述单个公共半导体区域的所述第二部分宽。13.根据权利要求12所述的结构，其中，所述CS
‑
FET的漏极和...

【专利技术属性】
技术研发人员：李文君，C，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：