中央控制式语音及旋律合成器制造技术

本发明专利技术涉及一种中央控制式语言及旋律合成器，特别是一种可使记忆体使用更灵活的语音处理合成装置，其主要由一控制逻辑单元、记忆器、输入处理器及节拍产生器组成，其于该记忆器上规划一阶层式声音数据，以同时储存声音、地址及控制信号，又通过该控制逻辑单元数据的读取，产生合成语音信号，藉此可使记忆器空间的运用效率更高。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种中央控制式语音及旋律合成器，其主要是由一控制逻辑单元、记忆器、输入处理器及节拍产生器组成，其中记忆器中定义有一阶层式声音数据，可同时储存声音、地址及控制信号，而经由该控制逻辑单元的数据读取，以产生合成语音，藉此可灵活运用该记忆器空间。依目前市面上语音合成器的定义方式播放一段声音(包括旋律与语音)称为一节(section)，每一个则由许多字元(word)组成，又如图5所示，每一定字元是由一串数据(DATA(1)～DATA(Kn))组成，其为声音的最小单位，可为一个或数个语音的音节或一小段、一首、几首旋律。以上述语音数据，目前是由如图6的语音合成器产生，其主要是以一声音控制电路90分别与一声音记忆器91、地址记忆器92、控制记忆器93、时序电路94、解码器95及输入电路96连接，其中声音记忆器91输出端依序连接有数字/模拟转换器97及扬声器98，输入电路96与解码器95间设有一选择码电路99;以上述的语音合成器主要是由声音记忆器91储存声音数据，地址记忆器92用以储存字元的起始/结束地址，而控制记忆器93是存放静音及“节”的结束信号，另选择码电路99则用来处理输入与输出的信号，由上述可明显看出，整个系统的控制及数据码分别储存在声音、地址、控制记忆器91～93及选择码电路99内，故其为一种分散式结构，但该分散式结构在系统上较零散在记忆器空间的使用上亦缺乏效率及弹性，另以该分散式结构作成可程式记忆器时，将造成测试及程式写入控制线路过大(overhead)，而提高了生产成本。本专利技术的主要目的在于提供一种可使记忆器使用更具弹性及效率高的语音处理合成装置，其主要是由一控制逻辑单元、记忆器、输入处理器及节拍产生器组成，其中记忆器中定义有阶层式声音数据，可同时储存声音、地址及控制信号，经由该控制逻辑单元的数据读取，产生合成语音，藉以弹性运用记忆器空间。本专利技术提供一种中央控制式语音及旋律合成器，其主要是在一控制逻辑单元周边设有记忆器、输入处理器、解码器、节拍产生器及时序电路，其中记忆器输出端设有一数字/模拟转换器，该数字/模拟转换器输出端通过一晶体管连接有一扬声器，以供输出合成语音，其特征在于该控制逻辑单元主要依据输入处理器提供的触发方式信号读取记忆器数据，经读取其上起始段的控制码，又由解码器对控制码进行解码后，以产生控制信号，该记忆器上定义有一阶层式(Hierachy)声音数据，以同时储存声音、地址及控制信号;该输入处理器主要是依输入信号及解码器解译的控制信号，以产生触发方式的控制信号;该解码器是用以解读控制逻辑单元由记忆器上读取的数据，并藉以产生控制信号;该节拍产生器是用以产生播放旋律时所需的时序控制信号;以上述电路通过控制逻辑单元读取记忆器上的阶层式声音数据，产生合成语音及旋律，藉此可使记忆体空间的运用更臻具弹性效率。前述的中央控制式语音及旋律合成器，其特征在于所述记忆器的阶层式语音数据是分为“节”起始段(section heading)、字元起始段(word heading)及字元数据区段(word data table)三大部份，其中“节”起始段上依序定义有起始地址、语音或旋律、触发方式及输出控制信号数据;字元起始段上依序定义有起始地址、输出控制、节拍设定及“节尾”;字元数据区段上定义有字元数据及字尾。本技术的效果，由于其中记忆器中定义有一阶层式声音数据，可同时储存声音、地址及控制信号，而经由该控制逻辑单元的数据读取，以产生合成语音，其可灵活运用该记忆器空间。以下结合附图进一步说明本专利技术的结构特征及目的。附图简要说明附图说明图1为本专利技术的电路方框图。图2为本专利技术记忆器上所定义阶层式声音数据的示意图。图3为本专利技术控制逻辑单元的状态处理流程图。图4为本专利技术阶层式声音数据的读取流程图。图5为目前定义语音数据的示意图。图6为现有语音合成器的电路方框图。有关本专利技术的电路部份，如图1所示，其主要是由一具有状态处理功能的控制逻辑单元10为控制中枢，其周边设有记忆器20、输入处理器30、解码器40、节拍产生器50及时序电路60，其中记忆器20输出端设有一数字/模拟转换器21，该数字/模拟转换器21输出端通过一晶体管连接有一扬声器22，以供输出合成语音;上述控制逻辑单元10主要依据输入处理器30提供的触发方式信号读取记忆器20的数据，经读取其上起始段(heading)的控制码，又由解码器40对控制码进行解码后，以产生控制信号。该记忆器20上定义有一阶层式(Hierachy)声音数据，以同时存储声音、地址及控制信号，其定义形式请容后详述。该输入处理器30主要是依输入信号及解码器40解译的控制信号，以产生触发方式的控制信号。该解码器40是用以解读控制逻辑单元10由记忆器20上读取的数据，并产生控制信号。该节拍产生器50是用以产生播放旋律时所需的时序控制信号。该数字/模拟转换器21是用以将记忆器20输出的数字式数据转换为模拟形式的语音数据，而经由扬声器22播放。该时序电路60是用以产生系统所需的时序信号。由上述说明可看出本专利技术的电路主要由逻辑控制单元10读取记忆器20上的阶层式声音数据，并由解码器40解码后产生控制信号后，提供予输入处理器30配合输入信号产生触发方式的控制信号予控制逻辑单元10，藉以构成系统的运转;其中记忆器20上定义的阶层式声音数据如图2所示，其对于记忆器空间的安排是分“节”起始段70(section heading)、字元起始段71(word heading)及字元数据区段72(word data table)三大部份，其中“节”起始段70上依序定义有起始地址701、语音或旋律702、触发方式703及输出控制信号704数据;又字元起始段71上依序定义有起始地址711、输出控制712、节拍设定713及“节尾”714(EOSEND OF SECTI ON)，再字元数据区段72上则依定义有字元数据721(DATA(1)～DATA(n))及“字尾”722(EOWEND OF WORD);又控制逻辑单元10读取该阶层式声音数据的流程如图3、图4所示;前述中央控制式语音合成器未触发时，是呈一静待状态，当输入处理器30接受输入触发动作，并产生控制信号至控制逻辑单元10后，即进入S状态，而由记忆器20上读取“节”起始段70，读取控制码与第一个字元的起始地址，并由解码器40解出适当的控制信号，然后进入W状态;在W状态中，将读出第一个字元的字元起始段71，读取其控制码与字元数据的起始地址，并由解码器40解出适当的控制信号，然后进入T状态;进入T状态后，字元数据721将一个接一个被读出，并送到数字/模拟转换器21上，转换成模拟形式的语音信号，由扬声器22播出，直至读取字尾722，才结束第一个字元;而上述状态将在下列的条件状况下持续循环(请参阅图3所示)(a)字元数字721＝字尾722，在此条件下，表示该读取字元的数据尚未读完，仍将保持于T状态下循环。(b)字元数据721＝字尾722，但未到节尾714;在此条件下，表示上一字元数据721已读完，但该段声音未到一段落(即未达节尾)，故控制逻辑单元10即回到W状态，读取下一字元起始段71及其数据。(c)字元数据721＝字尾722，且已到节尾714，而控本文档来自技高网...

【技术保护点】
一种中央控制式语音及旋律合成器，其包括一控制逻辑单元及其周边设有记忆器、输入处理器、解码器、节拍产生器及时序电路，其中记忆器输出端设有一数字／模拟转换器，该数字／模拟转换器输出端通过一晶体管连接有一扬声器，以供输出合成语音，其特征在于：该控制逻辑单元主要依据输入处理器提供的触发方式讯号读取记忆器数据，经读取其上起始段的控制码，由解码器对控制码进行解码后，以产生控制信号； 该记忆器上定义有一阶层式（Ｈｉｅｒａｃｈｙ）声音数据，以同时存储声音、地址及控制信号； 该输入处理器主要是依输入信号及解码器解译的控制信号，以产生触发方式的控制信号； 该解码器是用以解读控制逻辑单元由记忆器上读取的数据，并藉以产生控制信号； 该节拍产生器是用以产生播放旋律时所需的时序控制信号； 以上述电路通过控制逻辑单元读取记忆器上的阶层式声音数据，产生合成语音及旋律。

【技术特征摘要】
1.一种中央控制式语音及旋律合成器，其包括一控制逻辑单元及其周边设有记忆器、输入处理器、解码器、节拍产生器及时序电路，其中记忆器输出端设有一数字/模拟转换器，该数字/模拟转换器输出端通过一晶体管连接有一扬声器，以供输出合成语音，其特征在于该控制逻辑单元主要依据输入处理器提供的触发方式讯号读取记忆器数据，经读取其上起始段的控制码，由解码器对控制码进行解码后，以产生控制信号；该记忆器上定义有一阶层式(Hierachy)声音数据，以同时存储声音、地址及控制信号；该输入处理器主要是依输入信号及解码器解译的控制信号，以产生触发方式的控制信号；该解码器是用以解读控制逻辑单元由记忆...

【专利技术属性】
技术研发人员：黄棋楙，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]