基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法技术

本发明专利技术涉及一种基于隐埋AlTiO3终端结构的4H

【技术实现步骤摘要】
基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管及制备方法


[0001]本专利技术属于半导体
，具体涉及一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管及制备方法。

技术介绍

[0002]SiC材料禁带宽度大、击穿电场高、饱和漂移速度和热导率大，这些材料优越性能使其成为制作高功率、高频、耐高温、抗辐射器件的理想材料。碳化硅肖特基二极管具有击穿电压高、电流密度大、工作频率高等一系列优点，因此发展前景非常广泛。目前碳化硅肖特基二极管面临的主要问题之一就是提高器件的应用可靠性。
[0003]为了实现较高的应用可靠性，从器件技术角度，需要对4H
‑
SiC肖特基二极管的表面金属边缘区域进行保护，以降低此处的电场集中现象。在常规传统结构的4H
‑
SiC功率肖特基二极管制作工艺中，该部分由特别设计的P型4H
‑
SiC终端保护区构成，通常为环状结构，该环状结构的横向尺寸、间距影响了电场分布。但是受实际工艺误差，在高温反偏、潮热反偏等可靠性测试中，此处的表面电场集中现象仍比较明显，导致器件的漏电流增大，器件性能退化。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管及制备方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术提供了一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，包括：自下而上依次层叠设置的欧姆接触电极、N型SiC衬底层、N型SiC外延层和肖特基接触电极，其中，
[0006]所述N型SiC外延层内设置有若干隐埋终端保护区，所述隐埋终端保护区为封闭环结构并依次绕设于所述肖特基接触电极的外围，若干所述隐埋终端保护区自上而下呈阶梯状设置，且其与所述N型SiC外延层两侧面之间的间距自上而下依次减小。
[0007]在本专利技术的一个实施例中，顶层所述隐埋终端保护区的上表面与所述N型SiC外延层上表面的间距小于等于0.5μm。
[0008]在本专利技术的一个实施例中，若干所述隐埋终端保护区之间的间距，自上而下呈增大趋势。
[0009]在本专利技术的一个实施例中，若干所述隐埋终端保护区之间的间距，自上而下以0.1μm的步长递增。
[0010]在本专利技术的一个实施例中，所述隐埋终端保护区的材料为AlTiO3或AIN。
[0011]在本专利技术的一个实施例中，所述N型SiC外延层内间隔设置有若干P型离子注入区，若干所述P型离子注入区位于所述肖特基接触电极的下方，且若干所述P型离子注入区的上表面与所述肖特基接触电极接触。
[0012]在本专利技术的一个实施例中，所述基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管
还包括钝化层，所述钝化层设置所述N型SiC外延层上未被所述肖特基接触电极覆盖的区域。
[0013]在本专利技术的一个实施例中，所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管还包括保护层，所述保护层设置在所述钝化层上。
[0014]本专利技术提供了一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管的制备方法，包括：
[0015]S1：在4H
‑
SiC衬底上形成第一4H
‑
SiC外延层；
[0016]S2：利用等离子体干法刻蚀对所述第一4H
‑
SiC外延层刻蚀，形成4H
‑
SiC沟槽区；
[0017]S3：利用化学气相淀积技术在所述4H
‑
SiC沟槽区内，淀积形成一个隐埋终端保护区；
[0018]S4：利用化学气相淀积技术在器件表面，淀积形成第二4H
‑
SiC外延层；
[0019]S5：重复所述S2
‑
S4，形成若干隐埋终端保护区；
[0020]S6：利用离子注入，在4H
‑
SiC外延层内形成P型离子注入区；
[0021]S7：在所述4H
‑
SiC外延层表面通过化学气相淀积，形成钝化层；
[0022]S8：刻蚀部分所述钝化层直到漏出所述4H
‑
SiC外延层，在漏出的所述4H
‑
SiC外延层上制备肖特基接触电极；
[0023]S9：在所述4H
‑
SiC衬底的底面制备欧姆接触电极；
[0024]S10：在所述钝化层上制备形成保护层；
[0025]其中，所述隐埋终端保护区为封闭环结构并依次绕设于所述肖特基接触电极的外围，若干所述隐埋终端保护区自上而下呈阶梯状设置，且其与所述4H
‑
SiC外延层两侧面之间的间距自上而下依次减小。
[0026]在本专利技术的一个实施例中，顶层所述隐埋终端保护区的上表面与所述4H
‑
SiC外延层上表面的间距小于等于0.5μm，若干所述隐埋终端保护区之间的间距，自上而下呈增大趋势。
[0027]与现有技术相比，本专利技术的有益效果在于：
[0028]1.本专利技术的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，设置有若干呈阶梯状的隐埋终端保护区，该隐埋终端保护区可以将器件表面的电场集中逐步引入到器件内，一方面避免了器件提前击穿现象，提高器件的可靠性，提高了器件在正常的静态特性下的反向耐压能力；另一方面由于电场分布被引入器件内，器件制备过程中对表面钝化层工艺的要求降低，从而降低器件整体的制备难度。
[0029]2.本专利技术的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，采用AlTiO3材料制备隐埋终端保护区，由于AlTiO3材料属于宽禁带材料，具有较高的临界击穿场强，可以优化器件内的电场分布，而且AlTiO3材料与SiC材料的匹配度较好，制备隐埋终端保护区的过程中界面缺陷较少。
[0030]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
[0031]图1是本专利技术实施例提供的一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管的结构示意图；
[0032]图2是本专利技术实施例提供的一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管的制备方法流程图。
[0033]图标：1
‑
欧姆接触电极；2
‑
N型SiC衬底层；3
‑
N型SiC外延层；4
‑
肖特基接触电极；5
‑
隐埋终端保护本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，包括：自下而上依次层叠设置的欧姆接触电极(1)、N型SiC衬底层(2)、N型SiC外延层(3)和肖特基接触电极(4)，其中，所述N型SiC外延层(3)内设置有若干隐埋终端保护区(5)，所述隐埋终端保护区(5)为封闭环结构并依次绕设于所述肖特基接触电极(4)的外围，若干所述隐埋终端保护区(5)自上而下呈阶梯状设置，且其与所述N型SiC外延层(3)两侧面之间的间距自上而下依次减小。2.根据权利要求1所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，顶层所述隐埋终端保护区(5)的上表面与所述N型SiC外延层(3)上表面的间距小于等于0.5μm。3.根据权利要求1所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，若干所述隐埋终端保护区(5)之间的间距，自上而下呈增大趋势。4.根据权利要求3所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，若干所述隐埋终端保护区(5)之间的间距，自上而下以0.1μm的步长递增。5.根据权利要求1所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，所述隐埋终端保护区(5)的材料为AlTiO3或AIN。6.根据权利要求1所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，所述N型SiC外延层(3)内间隔设置有若干P型离子注入区(6)，若干所述P型离子注入区(6)位于所述肖特基接触电极(4)的下方，且若干所述P型离子注入区(6)的上表面与所述肖特基接触电极(4)接触。7.根据权利要求1所述的基于隐埋AlTiO3终端结构的4H
‑
SiC肖特基二极管，其特征在于，还包括钝化层(7)，所述钝化层(7)设置所述N型SiC外延层(3)上未被所述肖特基接触电...

【专利技术属性】
技术研发人员：王小周，李京波，赵艳，
申请(专利权)人：浙江芯国半导体有限公司，
类型：发明
国别省市：