一种优化的采用MUF工艺的POP重封装方法技术

本发明专利技术公开了一种优化的采用MUF工艺的POP重封装方法，包括以下步骤:在SMT工序使用第一钢网在基板焊盘位置印刷锡膏；使用第二钢网在基板上印刷绝缘胶；进行FCDA，将BGA芯片贴装到基板上，回流焊后进行绝缘胶烘烤固化；进行MUF塑封。本发明专利技术能够有效解决现有技术中存在的工艺成本高，无法填充完全，存在可靠性风险的问题。险的问题。险的问题。

【技术实现步骤摘要】
一种优化的采用MUF工艺的POP重封装方法


[0001]本专利技术属于集成电路封装
，具体涉及一种优化的采用MUF工艺的POP重封装方法。

技术介绍

[0002]BGA：Ball Grid Array球栅阵列封装技术为应用在集成电路上的一种表面黏着封装技术。
[0003]POP封装：将一个已经封装完成的package芯片再次贴到新的载体基板上，进行二次封装的技术。
[0004]当需要二次封装的BGA芯片的锡球分布均匀，采用MUF(Molded underfill，模塑底部填充)工艺即可填充完全，芯片与基板之间没有空洞或分层问题。请参阅图1所示，另一种情况是BGA芯片的锡球分布不均，特别是锡球只分布在边缘几圈，而中间为空白区域。这种情况下，若采用传统的MUF工艺，则容易出现填充不满，芯片与基板之间会有空洞，可靠性会有风险。若采用CUF工艺，可以解决填充问题，但CUF(Capillary Under
‑
fill，毛细底部填充)成本高出MUF不少。

技术实现思路

[0005]针对上述技术问题，本专利技术提供一种优化的采用MUF工艺的POP重封装方法，用于解决现有技术中存在的工艺成本高，无法填充完全，存在可靠性风险的问题。
[0006]为了实现上述目的，本专利技术的技术方案具体如下：
[0007]本专利技术提供一种优化的采用MUF工艺的POP重封装方法，包括以下步骤：
[0008]在SMT工序使用第一钢网在基板焊盘位置印刷锡膏；
[0009]使用第二钢网在基板上印刷绝缘胶；
[0010]进行FCDA，将BGA芯片贴装到基板上，回流焊后进行绝缘胶烘烤固化；
[0011]进行MUF塑封。
[0012]本专利技术进一步的改进在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，第二钢网上设有开孔图案，印刷后绝缘胶与钢网开孔图案一致。
[0013]本专利技术进一步的改进在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，所述开孔图案为阵列式图案。
[0014]本专利技术进一步的改进在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，所述开孔图案为阵列式米字型图案。
[0015]本专利技术进一步的改进在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，所述开孔图案为阵列式图案，每个图案为八个集合通孔组成的类米字型图案。
[0016]本专利技术进一步的改进在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，第二钢网的小于或等于BGA芯片上锡球站高。
[0017]本专利技术进一步的改进在于：所述基板上设有若干位于基板上靠近边缘的焊盘；所
述绝缘胶印刷在基板上未设置焊盘的中部区域。
[0018]本专利技术进一步的改进在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，第二钢网上设有凹槽，印刷绝缘胶时第二钢网的凹槽罩在基板的焊盘和已经印刷的锡膏位置上。
[0019]本专利技术进一步的改进在于：第二钢网的厚度为80
‑
100μm。
[0020]本专利技术进一步的改进在于：所述进行FCDA，将BGA芯片贴装到基板上，回流焊后进行绝缘胶烘烤固化的步骤中，将BGA芯片贴装到基板上时，使用Mesh cover防止基板翘曲。
[0021]本专利技术的有益效果是：本专利技术降低重封装的成本，解决芯片与基板之间的空洞问题，提高重封装体的可靠性。本专利技术可以降低二次封装的成本，同时解决MUF工艺BGA芯片与基板之间空洞问题，提高二次封装体的可靠性。使本专利技术，能够解决重封装的BGA芯片与载体基板之间使用MUF工艺时易出现空洞的问题，repackage产品可靠性进一步增强。
附图说明
[0022]构成本专利技术的一部分的说明书附图用来提供对本专利技术的进一步理解，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：
[0023]图1是BGA芯片的主视图；
[0024]图2是印刷锡膏之后的钢网视图；
[0025]图3是印刷绝缘胶之后的钢网视图；
[0026]图4是FCDA后效果图；
[0027]图5是MUF后SAT的透射扫描图；
[0028]图6是MUF后SAT的反射扫描图。
具体实施方式
[0029]下面将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。
[0030]以下详细说明均是示例性的说明，旨在对本专利技术提供进一步的详细说明。除非另有指明，本专利技术所采用的所有技术术语与本专利技术所属领域的一般技术人员的通常理解的含义相同。本专利技术所使用的术语仅是为了描述具体实施方式，而并非意图限制根据本专利技术的示例性实施方式。
[0031]一种优化的采用MUF工艺的POP重封装方法，包括以下步骤:
[0032]步骤1、在SMT工序使用第一钢网在基板焊盘位置印刷锡膏，用于BGA芯片后续与基板焊接，效果如图2所示；
[0033]步骤2、取第二钢网在基板上印刷绝缘胶，印刷后胶水与钢网开孔图案一致，效果如图3所示；
[0034]步骤3、进行倒装芯片贴装(FCDA：flip chip die attach)，将BGA芯片贴装到基板上，Reflow后进行胶水烘烤固化，效果如图4所示；
[0035]步骤4、使用塑封料，进行MUF塑封，注塑压力1.6T，效果如图5和图6所示，可以看出空洞问题已解决。塑封完成后续各工序正常作业即可。原理说明：空白区域设置高度为80um左右的米字型绝缘胶阵列后，molding时环氧树脂塑封料能沿着阵列的沟壑，在注塑压力的
作用下完成对包含米字型在内的芯片下方整个区域的填充。阵列起到了一种引导塑封料模流的作用。没有加米字阵列时，只在注塑压力的作用下，空白区域是难以完全填充的，尤其是在正中间区域，这时就出现了孔洞问题。
[0036]其中，步骤2中，第二钢网的厚度根据BGA芯片锡球站高选择。
[0037]其中，步骤2中，所述钢网厚度可以为80
‑
100um。
[0038]其中，步骤2中，在第二钢网在基板上印刷绝缘胶时，将开孔刷锡膏位置使用凹槽避开，防止印刷时影响已印刷好的锡膏效果。
[0039]其中，步骤2中，开孔图案为阵列式图案。
[0040]其中，步骤2中，开孔图案为阵列式米字型图案。
[0041]其中，步骤2中，开孔图案为阵列式图案，每个图案为八个集合通孔组成的类米字型图案。
[0042]其中，步骤3中，在将BGA芯片贴装到基板上时，使用网格盖板(Mesh cover)，以改善基板翘曲。
[0043]其中，步骤4中，所述塑封料为20um filler size的塑封料。
[0044]由技术常识可知，本专利技术可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本专利技术范围内或在等同于本发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种优化的采用MUF工艺的POP重封装方法，其特征在于，包括以下步骤：在SMT工序使用第一钢网在基板焊盘位置印刷锡膏；使用第二钢网在基板上印刷绝缘胶；进行FCDA，将BGA芯片贴装到基板上，回流焊后进行绝缘胶烘烤固化；进行MUF塑封。2.根据权利要求1所述的一种优化的采用MUF工艺的POP重封装方法，其特征在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，第二钢网上设有开孔图案，印刷后绝缘胶与钢网开孔图案一致。3.根据权利要求2所述的一种优化的采用MUF工艺的POP重封装方法，其特征在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，所述开孔图案为阵列式图案。4.根据权利要求2所述的一种优化的采用MUF工艺的POP重封装方法，其特征在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，所述开孔图案为阵列式米字型图案。5.根据权利要求2所述的一种优化的采用MUF工艺的POP重封装方法，其特征在于：所述使用第二钢网在基板上印刷绝缘胶的步骤中，所述开孔图案为阵列式图案，每个图案为八个集合通孔组成的类米字型图案。6....

【专利技术属性】
技术研发人员：吴平，张奥，马勉之，
申请(专利权)人：华天科技南京有限公司，
类型：发明
国别省市：