一种超细节距半导体互连结构及其成型方法技术

本发明专利技术涉及半导体生产制造领域，特别是一种超细节距半导体互连结构及其成型方法。所述成型方法通过气相沉积法制备出纳米铜颗粒，调节气相沉积装置中的耦合参数控制生成纳米铜颗粒的大小，将制备的纳米铜颗粒沉积在基板上，并把带有I/O输出端口的芯片倒装在基板上，通过热压烧结实现芯片与基板的键合。所述成型方法中通过气相沉积装置制备出的纳米铜颗粒具有粒径可控，纯度高等特点，避免了化学法制备所带来的多种问题；所述成型方法可应用于包括半导体在内任何导电材料，灵活多高，可避免纳米铜颗粒存贮氧化等问题；能有效解决超细节距芯片与基板焊盘间定位差等问题，可满足高密度封装互连的需要。度封装互连的需要。度封装互连的需要。

【技术实现步骤摘要】
一种超细节距半导体互连结构及其成型方法


[0001]本专利技术涉及半导体生产制造领域，特别是一种超细节距半导体互连结构及其成型方法。

技术介绍

[0002]随着电子产品向微型化和智能化方向发展，集成电路的制造工艺特征尺寸进入到20/14nm技术节点，与之匹配倒装互连凸点将由40
‑
50μm缩小到5μm。传统的无铅焊料凸点技术为了实现与线路板上的焊盘精确对准，一般焊球与焊球间距较大，从而限制了电子器件I/O的总数量，这严重限制了高密度封装互连的发展需求。以铜柱代替无铅焊料凸点可以避免由于回流焊中造成的焊球桥连等问题，同时提高芯片与基板间的互连强度。新一代铜柱凸点互连技术由于具有良好的导电、导热、抗电迁移能力、更高的可靠性等优点，目前正成为下一代芯片超细节距互连的关键技术，满足高密度三维封装的要求。
[0003]铜柱凸点技术在实现超细节距的封装互连中具有独特的优势，但使用铜柱会导致互连温度很高，超细节距半导体与线路板焊盘定位差等问题。

技术实现思路

[0004]针对上述缺陷，本专利技术的目的在于提出一种超细节距半导体互连结构及其成型方法，将超细节距微米铜柱倒装在通过气相沉积法制备的纳米铜层上，实现低温低压瞬态互连，解决了芯片与基板间定位精度差的问题。
[0005]为达此目的，本专利技术采用以下技术方案：
[0006]一种超细节距半导体互连结构的成型方法，其包括如下步骤：
[0007]气相沉积装置使用气相沉积法制备纳米铜颗粒；
[0008]调节气相沉积装置的耦合参数，控制生产纳米铜颗粒的初始粒径；
[0009]将纳米铜颗粒从气相沉积装置带入收集装置中，并沉积在收集装置沉积区域的基板上；
[0010]将带有铜柱I/O输出端口的芯片倒立放置在基板上的沉积区域，对铜柱进行热压烧结，使芯片与基板键合，得到半成品半导体互连结构；
[0011]将半成品半导体互连结构中残余区域的纳米铜颗粒进行氧化处理；
[0012]对氧化处理后的半成品半导体互连结构进行清洗，除去残余的氧化铜颗粒，得到超细节距半导体互连结构。
[0013]更优的，所述将纳米铜颗粒从气相沉积装置带入收集装置中的步骤还包括如下内容：通入保护气体和外加电场的环境下，将纳米铜颗粒从沉积装置带入收集装置中。该工艺步骤中用到的保护气体是起到保护作用，可以起到防止纳米铜颗粒在转移至收集装置的过程中被氧化，同时在气相沉积装置中如果没有保护气体通入，气相沉积装置的气体氛围对产生的纳米铜颗粒粒径、形状样貌都会有很大的影响，使得气相沉积装置中的转移出来的纳米铜颗粒质量难以得到精准控制，后续也难以得到超细节距半导体互连结构。
[0014]更优的，所述保护气体为氮气、氩气或氦气，且保护气体中掺杂有含量不超过5％的还原性气体，所述还原性气体为氢气、甲醛或一氧化碳；掺杂还原性气体的目的是还原产生的氧化铜颗粒，同时避免高温条件下纳米铜发生氧化。
[0015]更优的，所述调节气相沉积装置的耦合参数，控制生产纳米铜颗粒的初始粒径的步骤中所述纳米铜颗粒的初始粒粒径小于20nm；所述将纳米铜颗粒从气相沉积装置带入收集装置中，并沉积在收集装置沉积区域的基板上的步骤中，所述保护气体通入沉积装置中的气体流速为0.5
‑
5L/min。保护气体的流速具体值需要根据所使用的气相沉积装置及需要制备的纳米铜颗粒的粒径大小决定，气相沉积法中保护气体的流速对制备的纳米铜颗粒粒径有很大的影响，保护气体的气流速过大会造成纳米铜颗粒的大量损失，气流流速过小会导致纳米铜颗粒的团聚，会影响后续烧结键合的质量。
[0016]具体的，所述气相沉积装置使用气相沉积法制备纳米铜颗粒的步骤中，所述气相沉积法为：真空蒸镀PVD、磁控溅射PVD、火花烧烛冲压沉积、或离子镀法等现有工艺；根据不同气相沉积法制备的纳米铜初始颗粒粒径有一定差异，可实现与不同节距的铜柱I/O输出端口的芯片互连。
[0017]具体的，所述对铜柱进行热压烧结，使芯片与基板键合的步骤中还包括如下内容：使用热、激光、电磁或超声现有工艺，通过夹具对芯片和基板加压配合现有烧结工艺手段实现短时间内将芯片与基板键合。
[0018]具体的，所述将半成品半导体互连结构中残余区域的纳米铜颗粒进行氧化处理的步骤中，对残余区域纳米铜颗粒进行氧化处理的方法可以为：使用氧化性的流体与纳米铜颗粒接触氧化，所述氧化性流体为热空气、氧气或双氧水；也可以为：直接将半成品半导体互连结构放置在烘箱中进行烘烤氧化处理。
[0019]更优的，所述对氧化处理后的半成品半导体互连结构进行清洗，除去残余的氧化铜颗粒的步骤中包括如下内容：根据制备和沉积的纳米铜颗粒粒径及烧结形成铜层的厚度，选用浓度为5％～10％的稀硫酸对半成品半导体互连结构的基板的沉积区域进行清洗去除残余的氧化铜，然后使用无水乙醇清洗多余的稀硫酸溶液。通过气相沉积法在基板上形成的是一层完整的纳米铜薄膜，该纳米铜膜将互连I/O处和无需互连的位置都覆盖了，省去了常规掩模版辅助的办法。清洗的目的主要是为了去除无需互连处的纳米铜颗粒。若不清洗会导致互连位置与其他位置导通，影响芯片的电性能。清洗的技术难点在于不能破坏基板与超细节距微米铜柱成型的互连位置，同时要将多余的铜纳米颗粒完全氧化除去；采用上述技术方案则可以达到快速清洗所述半成品半导体互连结构，再经过烘干即可得到所述超细节距半导体互连结构，使得所述超细节距半导体的成型精度高，互连结构具有较好的热电力互连性能及可靠性。
[0020]一种超细节距半导体互连结构，其按照如上所述成型方法制备得到。
[0021]本专利技术的实施例的有益效果：
[0022]所述成型方法通过气相沉积法制备出纳米铜颗粒，调节气相沉积装置中的耦合参数，来控制生成纳米铜颗粒的大小，再将制备的纳米铜颗粒沉积在基板上，然后把带有I/O输出端口的芯片倒装在基板上，通过热压烧结实现芯片与基板的键合。所述成型方法中通过气相沉积装置制备出的纳米铜颗粒具有粒径可控，纯度高等特点，避免化学法制备中需要各种前驱体、溶剂或还原剂等有毒、污染环境的化学物质，以及有机物残留影响烧结性能
和器件可靠性等问题，且所述成型方法可应用于包括半导体在内任何导电材料，灵活多高，可避免纳米铜颗粒存贮氧化等问题；能有效解决超细节距芯片与基板焊盘间定位差等问题，可满足高密度封装互连的需要。
附图说明
[0023]图1是本专利技术的一个实施例中所述成型方法的流程示意图。
具体实施方式
[0024]下面结合附图并通过具体实施方式来进一步说明本专利技术的技术方案。
[0025]实施例1
[0026]如图1所示，一种超细节距半导体互连结构的成型方法，其包括如下步骤：
[0027]气相沉积装置使用气相沉积法制备纳米铜颗粒。
[0028]调节气相沉积装置的耦合参数，控制生产纳米铜颗粒的初始粒径。
[0029]将纳米铜颗粒从气相沉积装置带入收集装置中，并沉积在收集装置沉积区域的基板上。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超细节距半导体互连结构的成型方法，其特征在于，包括如下步骤：气相沉积装置使用气相沉积法制备纳米铜颗粒；调节气相沉积装置的耦合参数，控制生产纳米铜颗粒的初始粒径；将纳米铜颗粒从气相沉积装置带入收集装置中，并沉积在收集装置沉积区域的基板上；将带有铜柱I/O输出端口的芯片倒立放置在基板上的沉积区域，对铜柱进行热压烧结，使芯片与基板键合，得到半成品半导体互连结构；将半成品半导体互连结构中残余区域的纳米铜颗粒进行氧化处理；对氧化处理后的半成品半导体互连结构进行清洗，除去残余的氧化铜颗粒，得到超细节距半导体互连结构。2.根据权利要求1所述的一种超细节距半导体互连结构的成型方法，其特征在于，所述将纳米铜颗粒从气相沉积装置带入收集装置中的步骤还包括如下内容：通入保护气体和外加电场的环境下，将纳米铜颗粒从沉积装置带入收集装置中。3.根据权利要求2所述的一种超细节距半导体互连结构的成型方法，其特征在于，所述保护气体为氮气、氩气或氦气，且保护气体中掺杂有含量不超过5％的还原性气体，所述还原性气体为氢气、甲醛或一氧化碳；4.根据权利要求3所述的一种超细节距半导体互连结构的成型方法，其特征在于，所述调节气相沉积装置的耦合参数，控制生产纳米铜颗粒的初始粒径的步骤中还包括如下内容：所述纳米铜颗粒的初始粒粒径小于20nm；所述将纳米铜颗粒从气相沉积装置带入收集装置中，并沉积在收集装置沉积区域的基板上的步骤中还包括如下内容：所述保护气体通入沉积装置中的气体流速为0.5
‑
5L/min。5.根据权利要求1所述的一种超细节距半导体互连结构的成型方法，其特征在于，所述气相沉积...

【专利技术属性】
技术研发人员：张昱，童金，崔成强，梁沛林，杨冠南，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：