于记忆装置中进行数据管理的方法、记忆装置及其控制器制造方法及图纸

本发明专利技术公开了一种用来于一记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器。所述方法包括：从所述记忆装置以外的一主装置接收一组数据；依据一预定奇偶校验矩阵的一第一子矩阵，对所述组数据进行编码，以产生部分奇偶校验码；依据一预定后处理矩阵，对所述部分奇偶校验码进行后处理，以产生所述组数据的奇偶校验码，其中所述预定后处理矩阵不等于所述预定奇偶校验矩阵的一第二子矩阵的转置矩阵的任何反矩阵；以及将所述组数据的一码字写入所述记忆装置的一非挥发性存储器，以容许所述记忆装置于从所述非挥发性存储器读取所述组数据时进行错误更正。本发明专利技术能针对所述控制器所存取的数据来进行妥善的存储器存取管理以减少错误的发生。取管理以减少错误的发生。取管理以减少错误的发生。

【技术实现步骤摘要】
于记忆装置中进行数据管理的方法、记忆装置及其控制器
[0001]申请日：2017/06/12；
[0002]申请号：201710440209.3；以及
[0003]专利技术创造名称：于记忆装置中进行数据管理的方法、记忆装置及其控制器


[0004]本专利技术是涉及闪存(Flash memory)的存取(access)，尤其是涉及一种用来于记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器。

技术介绍

[0005]近年来由于存储器的技术不断地发展，各种可携式记忆装置(例如：符合SD/MMC、CF、MS、或XD标准的记忆卡)被广泛地实施于诸多应用中。因此，这些可携式记忆装置中的存储器的访问控制遂成为相当热门的议题。
[0006]以常用的NAND型闪存而言，其主要可区分为单阶细胞(single level cell,SLC)与多阶细胞(multiple level cell,MLC)两大类的闪存。单阶细胞闪存中的每个被当作记忆细胞(memory cell)的晶体管只有两种电荷值，分别用来表示逻辑值0与逻辑值1。另外，多阶细胞闪存中的每个被当作记忆单元的晶体管的储存能力则被充分利用，是采用较高的电压来驱动，以通过不同级别的电压在一个晶体管中记录至少两组位信息(诸如00、01、11、10)；理论上，多阶细胞闪存的记录密度可以达到单阶细胞闪存的记录密度的至少两倍，这对于曾经在发展过程中遇到瓶颈的NAND型闪存的相关产业而言，是非常好的消息。
[0007]相较于单阶细胞闪存，由于多阶细胞闪存的价格较便宜，并且在有限的空间里可提供较大的容量，故多阶细胞闪存很快地成为市面上的可携式记忆装置竞相采用的主流。然而，多阶细胞闪存的不稳定性所导致的问题也一一浮现。为了确保可携式记忆装置对闪存的访问控制能符合相关规范，闪存的控制器通常备有某些管理机制以妥善地管理数据的存取。
[0008]依据现有技术，有了这些管理机制的记忆装置还是有不足之处。举例来说，多阶细胞闪存的错误率在某些情况下会上升至令人难以置信的地步，而传统的错误更正机制却不足以应付这些状况下的丛发错误(burst error)。因此，需要一种同时具备错误更正机制与数据存取机制的新颖的存储器存取架构。

技术实现思路

[0009]本专利技术的一目的在于公开一种用来于一记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器，以解决上述问题。
[0010]本专利技术的另一目的在于公开一种用来于一记忆装置中进行数据管理的方法以及相关的记忆装置及其控制器，以提升记忆装置的效能。
[0011]本专利技术的较佳实施例公开一种用来于一记忆装置中进行数据管理的方法，其中所述记忆装置包括一非挥发性存储器，而所述非挥发性存储器包括至少一非挥发性存储器芯
片。所述方法可包括：从所述记忆装置以外的一主装置(host device)接收一组数据；依据所述组数据进行一非典型编码而产生所述组数据的奇偶校验码，继而决定所述组数据对应的一码字，其中所述码字实质上等于所述组数据与一预定编码转换矩阵的相乘结果，而所述非典型编码包含：将所述组数据相乘与一第一矩阵相乘，得到一运算结果；以及将该运算结果结果与一第二矩阵相乘得到所述组数据的奇偶校验码，其中所述第一与所述第二矩阵与所述预定编码转换矩阵无关，所述第一矩阵也与所述第二矩阵无关。所述方法还包含将所述组数据的所述码字写入所述非挥发性存储器，以容许所述记忆装置从所述非挥发性存储器读取所述组数据时进行错误更正，其中所述码字包括所述组数据与所述奇偶校验码。
[0012]本专利技术于公开上述方法的同时，也对应地公开一种记忆装置，其包括有：一非挥发性存储器，用来储存信息，其中所述非挥发性存储器包括至少一非挥发性存储器芯片；以及一控制器，耦接至所述非挥发性存储器，用来于所述记忆装置中进行数据管理。所述控制器从所述记忆装置以外的一主装置接收一组数据。所述控制器依据所述组数据进行一非典型编码而产生所述组数据的奇偶校验码，继而决定所述组数据对应的一码字，其中所述码字实质上等于所述组数据与一预定编码转换矩阵的相乘结果。所述控制器将所述组数据相乘与一第一矩阵相乘，得到一运算结果。所述控制器将该运算结果结果与一第二矩阵相乘得到所述组数据的奇偶校验码，其中所述第一与所述第二矩阵与所述预定编码转换矩阵无关，所述第一矩阵也与所述第二矩阵无关；以及所述控制器将所述组数据的所述码字写入所述非挥发性存储器，以容许所述记忆装置从所述非挥发性存储器读取所述组数据时进行错误更正，其中所述码字包括所述组数据与所述奇偶校验码。
[0013]本专利技术于公开上述方法的同时，也对应地公开一种记忆装置的控制器，其中所述记忆装置包括所述控制器与一非挥发性存储器，而所述非挥发性存储器包括至少一非挥发性存储器芯片，所述控制器包括有：一处理电路，用来控制所述控制器从所述记忆装置以外的一主装置接收一组数据；以及一数据保护电路，耦接至所述处理电路，用来进行错误更正。其中：所述数据保护电路依据所述组数据进行一非典型编码而产生所述组数据的奇偶校验码，继而决定所述组数据对应的一码字，其中所述码字实质上等于所述组数据与一预定编码转换矩阵的相乘结果；所述数据保护电路将所述组数据相乘与一第一矩阵相乘，得到一运算结果；以及所述数据保护电路将该运算结果结果与一第二矩阵相乘得到所述组数据的奇偶校验码，其中所述第一与所述第二矩阵与所述预定编码转换矩阵无关，所述第一矩阵也与所述第二矩阵无关。其中所述处理电路控制所述控制器将所述组数据的一码字写入所述非挥发性存储器，以容许所述记忆装置从所述非挥发性存储器读取所述组数据时进行错误更正，其中所述码字包括所述组数据与所述奇偶校验码。
[0014]本专利技术的好处之一是，通过适当地进行数据管理，本专利技术能针对所述控制器所存取的数据来进行妥善的存储器存取管理，以减少错误的发生。另外，依据相关实施例来实施并不会增加许多额外的成本，甚至比现有技术更能节省成本。因此，现有技术的问题可被解决，且整体成本不会增加太多。
附图说明
[0015]图1为依据本专利技术一第一实施例的一种记忆装置与一主装置(host device)的示意图。
[0016]图2A绘示一闪存芯片(Flash chip)的一区块当中的一局部页地址链结表(local page address linking table)。
[0017]图2B比较图2A所示的局部页地址链结表的一维数组示例与二维数组示例。
[0018]图3为依据本专利技术一实施例的一种用来于一记忆装置中进行数据管理的方法的流程图。
[0019]图4绘示一实施例中的相关矩阵的大小。
[0020]图5为依据本专利技术一实施例的一编码电路。
[0021]其中，附图标记说明如下：
[0022]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
记忆装置
[0023]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
存储器控制器
[0024]112本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用来于一记忆装置中进行数据管理的方法，所述记忆装置包括一非挥发性存储器，所述非挥发性存储器包括至少一非挥发性存储器芯片，其特征在于，所述方法包括有：从所述记忆装置以外的一主装置接收一组数据，其中所述组数据包括一或多个位；依据所述组数据进行一非典型编码而产生所述组数据的奇偶校验码，继而决定所述组数据对应的一码字，其中所述码字实质上等于所述组数据与一预定编码转换矩阵的相乘结果，而所述非典型编码包含：将所述组数据相乘与一第一矩阵相乘，得到一运算结果；以及将该运算结果结果与一第二矩阵相乘得到所述组数据的奇偶校验码，其中所述第一与所述第二矩阵与所述预定编码转换矩阵无关，所述第一矩阵也与所述第二矩阵无关；以及将所述组数据的所述码字写入所述非挥发性存储器，以容许所述记忆装置从所述非挥发性存储器读取所述组数据时进行错误更正，其中所述码字包括所述组数据与所述奇偶校验码。2.如权利要求1所述的方法，其特征在于，所述主装置传送一写入指令至所述记忆装置，以要求所述记忆装置储存写入数据；以及所述方法包括：依据所述写入指令，从所述主装置接收所述写入数据，其中所述写入数据包括至少一组数据，而所述至少一组数据包括所述组数据；依据所述第一矩阵对所述至少一组数据进行编码，以产生至少一个部分奇偶校验码；依据所述第二矩阵对所述至少一个部分奇偶校验码进行后处理，以产生所述至少一组数据的至少一个奇偶校验码，其中所述至少一个奇偶校验码包括所述奇偶校验码；以及将所述写入数据的至少一码字写入所述非挥发性存储器，以容许所述记忆装置从所述非挥发性存储器读取所述写入数据时进行错误更正，其中所述至少一码字包括所述至少一组数据与所述至少一个奇偶校验码。3.如权利要求1所述的方法，其特征在于，所述第一矩阵为一预定奇偶校验矩阵的一个子矩阵，且所述预定奇偶校验矩阵并非所述预定编码转换矩阵。4.如权利要求3所述的方法，其特征在于，所述第二矩阵为一预定后处理矩阵的一个子矩阵，以及所述预定后处理矩阵并非所述预定编码转换矩阵。5.如权利要求4所述的方法，其特征在于，所述方法还包括：通过依据所述预定后处理矩阵对所述运算结果进行后处理，而非通过对所述组数据与所述预定编码转换矩阵进行一乘法运算，产生所述奇偶校验码。6.如权利要求3所述的方法，其特征在于，所述预定编码转换矩阵的任一列与所述预定奇偶校验矩阵的任一列的内积等于零。7.如权利要求3所述的方法，其特征在于，所述码字与所述预定奇偶校验矩阵的任一列的内积等于零。8.如权利要求3所述的方法，其特征在于，所述奇偶校验码的位数等于所述码字的位数减掉所述组数据的位数所得的差值，且所述预定奇偶校验矩阵的大小等于所述差值与所述码字的位数的乘积。9.如权利要求8所述的方法，其特征在于，当符号k与n分别代表所述组数据的位数与所述码字的位数时，所述奇偶校验码的位数等于(n
‑
k)，且所述预定奇偶校验矩阵的大小等于((n
‑
k)*n)，其中k与n为正整数且n>k。
10.如权利要求8所述的方法，其特征在于，所述第一矩阵的大小等于所述差值与所述组数据的位数的乘积，且所述第二矩阵的大小等于所述差值的平方值。11.如权利要求10所述的方法，其特征在于，当符号k与n分别代表所述组数据的位数与所述码字的位数时，所述奇偶校验码的位数等于(n
‑
k)，且所述预定奇偶校验矩阵的大小等于((n
‑
k)*n)，其中k与n为正整数且n>k；以及所述第一矩阵的大小等于((n
‑
k)*k)，...

【专利技术属性】
技术研发人员：汪宇伦，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：