一种优化高速背板传输性能的PCB结构制造技术

本实用新型专利技术涉及一种优化高速背板传输性能的PCB结构，包括设于电路板上的子卡和高速连接器，所述高速连接器将所述子卡连接在电路板上，两个所述高速连接器之间通过背板走线连接，其特征在于，所述高速连接器的过孔阻抗小于所述子卡的芯片阻抗，所述背板走线的走线阻抗不小于所述高速连接器的过孔阻抗的95%，且所述背板走线的走线阻抗不大于所述高速连接器的过孔阻抗的105%。本实用新型专利技术通过降低背板走线的走线阻抗，使其接近两侧的高速连接器的过孔阻抗，实现背板走线的走线阻抗与高速连接器的过孔阻抗相匹配，可以最大程度地减小高速连接器过孔和背板走线的信号反射，从而提高高频的信号质量。频的信号质量。频的信号质量。

【技术实现步骤摘要】
一种优化高速背板传输性能的PCB结构


[0001]本技术涉及电路印刷板领域，具体的说，是涉及一种优化高速背板传输性能的PCB结构。

技术介绍

[0002]印制电路板（Printed Circuit Board）即PCB板，是电子产品的物理支撑以及信号传输的重要组成部分，其中走线是电路板上最常见的结构，用于传输信号。在交换器高速传输系统内，其架构都是子卡通过电路板上的走线进行传输，且走线能达到0.5米以上，因此在整个系统的信号质量中，走线的影响占据一个比较大的比例。
[0003]一般都是通过高速连接器将子卡与电路板连接，而高速连接器的过孔比较大，且过孔的阻抗会随着过孔的孔径增大而变小。
[0004]另外在业界进行阻抗设计时，遵循保持整个系统阻抗一致的设计理念，而交换器高速传输系统的收发芯片内阻阻抗值一般为100欧姆，因此设计上会默认将电路板上链路的走线阻抗值控制在100欧姆。尽管这样做看似保持了系统的阻抗一致性，操作上也比较便捷，但实则忽视了高速连接器过孔阻抗变小给信号质量造成的影响。
[0005]当我们以高速信号进行仿真验证时，发现由于高速连接器过孔阻抗值变小，阻抗值曲线会出现两处尖峰，造成传输信号产生明显的频域损耗。
[0006]以上问题，值得解决。

技术实现思路

[0007]为了克服现有高速连接器的过孔阻抗造成传输信号产生明显的频域损耗的问题，本技术提供一种优化高速背板传输性能的PCB结构。
[0008]本技术技术方案如下所述：
[0009]一种优化高速背板传输性能的PCB结构，包括设于电路板上的子卡和高速连接器，所述高速连接器将所述子卡连接在电路板上，两个所述高速连接器之间通过背板走线连接，其特征在于，所述高速连接器的过孔阻抗小于所述子卡的芯片阻抗，所述背板走线的走线阻抗不小于所述高速连接器的过孔阻抗的95%，且所述背板走线的走线阻抗不大于所述高速连接器的过孔阻抗的105%。
[0010]根据上述方案的本技术，其特征在于，所述芯片阻抗等于100欧姆，所述过孔阻抗小于100欧姆。
[0011]根据上述方案的本技术，其特征在于，当所述高速连接器的过孔直径大于等于15mil且小于20mil时，所述走线阻抗为90欧姆。
[0012]根据上述方案的本技术，其特征在于，当所述高速连接器的过孔直径大于等于20mil且小于25mil时，所述走线阻抗为85欧姆。
[0013]根据上述方案的本技术，其特征在于，当所述高速连接器的过孔直径大于等于25mil且小于30mil时，所述走线阻抗为80欧姆。
[0014]根据上述方案的本技术，其特征在于，所述背板走线的长度不小于0.5米。
[0015]根据上述方案的本技术，其有益效果在于：
[0016]本技术通过降低背板走线的走线阻抗，使其接近两侧的高速连接器的过孔阻抗，实现背板走线的走线阻抗与高速连接器的过孔阻抗匹配，可以最大程度地减小高速连接器过孔和背板走线的信号反射，从而提高高频的信号质量。
附图说明
[0017]图1为本技术的结构示意图；
[0018]图2为本技术与现有技术的阻抗值对比图；
[0019]图3为本技术与现有技术的信号频谱损耗对比图。
[0020]在图中，1、子卡；2、高速连接器；3、背板走线。
具体实施方式
[0021]为了更好地理解本技术的目的、技术方案以及技术效果，以下结合附图和实施例对本技术进行进一步的讲解说明。同时声明，以下所描述的实施例仅用于解释本技术，并不用于限定本技术。
[0022]需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
[0023]如图1所示，一种优化高速背板传输性能的PCB结构，包括设于电路板上的子卡1和高速连接器2，高速连接器2将子卡1连接在电路板上，两个高速连接器2之间通过背板走线3连接，高速连接器2的过孔阻抗小于子卡1的芯片阻抗，背板走线3的走线阻抗不小于高速连接器2的过孔阻抗的95%，且背板走线3的走线阻抗不大于高速连接器2的过孔阻抗的105%。
[0024]在本实施例中，子卡的芯片阻抗等于100欧姆，过孔阻抗则小于100欧姆，背板走线的长度不小于0.5米。
[0025]如图2、图3所示，在现有的技术方案中，背板走线的走线阻抗遵循与整个系统阻抗保持一致的理念，将走线阻抗也设置为100欧姆，而高速连接器的过孔阻抗由于其过孔直径比较大，过孔阻抗并不等于100欧姆，高速连接器过孔和背板走线之间会发生反射信号，因此，采用传统的技术方案，在两个子卡芯片和背板走线区域间，其阻抗值曲线会出现两处尖峰。
[0026]为了解决上述问题，本技术通过降低背板走线的走线阻抗，使其接近两侧的高速连接器的过孔阻抗，与现有技术相比，本技术在子卡芯片和背板走线区域间的阻抗值曲线只有一次下降，没有了两个尖峰值。
[0027]本技术实际上是将阻抗一致性的理念应用在对系统起到影响较明显的背板走线上，通过信号损耗的仿真对比发现，本技术方案的信号传输质量要优于传统技术方案，参照图3。
[0028]在测试工作中，选择常用的几款高速连接器进行过孔阻抗测试，发现过孔直径越大，其孔径阻抗越小，且通过仿真模拟，得出以下走线阻抗的优化方案：
[0029]1、当高速连接器2的过孔直径大于等于15mil且小于20mil时，走线阻抗等于90欧
姆；
[0030]2、当高速连接器2的过孔直径大于等于20mil且小于25mil时，走线阻抗等于85欧姆；
[0031]3、当高速连接器2的过孔直径大于等于25mil且小于30mil时，走线阻抗等于80欧姆。
[0032]综上所述，本技术通过降低背板走线的走线阻抗，使其等于两侧的高速连接器的过孔阻抗，实现背板走线的走线阻抗与高速连接器的过孔阻抗匹配，可以最大程度地减小高速连接器过孔和背板走线的信号反射，从而提高高频的信号质量。
[0033]以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
[0034]以上实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种优化高速背板传输性能的PCB结构，包括设于电路板上的子卡和高速连接器，所述高速连接器将所述子卡连接在电路板上，两个所述高速连接器之间通过背板走线连接，其特征在于，所述高速连接器的过孔阻抗小于所述子卡的芯片阻抗，所述背板走线的走线阻抗不小于所述高速连接器的过孔阻抗的95%，且所述背板走线的走线阻抗不大于所述高速连接器的过孔阻抗的105%。2.根据权利要求1所述的一种优化高速背板传输性能的PCB结构，其特征在于，所述背板走线的走线阻抗等于所述高速连接器的过孔阻抗。3.根据权利要求1所述的一种优化高速背板传输性能的PCB结构，其特征在于，所述芯片阻抗等于100欧姆，所述过孔阻抗小于100欧姆。4...

【专利技术属性】
技术研发人员：黄刚，吴均，
申请(专利权)人：深圳市一博科技股份有限公司，
类型：新型
国别省市：