半导体结构及其形成方法技术

本申请公开了一种半导体结构及其形成方法，该半导体结构包括：衬底；多个存储区，多个所述存储区在衬底上阵列排布，用于形成存储器件；多个切割道，每个所述切割道位于相邻两个所述存储区之间；对准标记，位于所述切割道中，形成于所述衬底上，靠近两个所述存储区的中心位置；光刻胶，位于所述存储区和所述切割道上方，覆盖所述对准标记。将对准标记设置在靠近相邻两个存储区中间的位置，位于该位置上方的光刻胶较为平整，从而使得穿过光刻胶测得的对准标记的测量信号的强度较高，套刻精度提升，测量误差小，晶圆合格率高，成本降低。成本降低。成本降低。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体制造
，更具体地，涉及半导体结构及其形成方法。

技术介绍

[0002]随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。
[0003]目前，3D存储器件堆叠的存储单元越来越多，对应的半导体层数越来越多，在晶圆上形成的半导体结构的高度越来越高，存储器件的有效区的台阶高度达到了10um以上。与此同时，制造该存储器件需要的光刻胶层也越来越厚，从5um逐渐增加至8um、10um、12um
……
。3D存储器件与其周围的切割道的高度差较为明显，切割道附近的存储器件层数较高导致其上的光刻胶层的高度较高，而切割道中的对准标记上方的光刻胶层的厚度则会不均匀，因此，对准标记上方的光刻胶层的剖面不平整，影响了对准标记的测试信号的强度和完整度，对晶圆的标记不准，从而导致较大的测量误差而导致本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，包括：衬底；多个存储区，多个所述存储区在衬底上阵列排布，用于形成存储器件；多个切割道，每个所述切割道位于相邻两个所述存储区之间；对准标记，位于所述切割道中，形成于所述衬底上，靠近两个所述存储区的中心位置；光刻胶，位于所述存储区和所述切割道上方，覆盖所述对准标记。2.根据权利要求1所述的半导体结构，其中，所述切割道包括多条沿第一方向延伸的第一切割道和多条沿第二方向延伸的第二切割道，所述第一方向和所述第二方向相互垂直。3.根据权利要求2所述的半导体结构，其中，还包括：结构区，位于所述切割道和所述存储区之间；对任一所述第一切割道，位于其第一侧的所述存储区为第一存储区，位于其第二侧的所述存储区为第二存储区，所述第一存储区与所述第一切割道之间的所述结构区的宽度大于所述第二存储区与所述第一切割道之间的所述结构区的宽度，位于所述第一切割道中的所述对准标记为第一对准标记，所述第一对准标记分布在所述第一切割道内靠近所述第一存储区的一侧。4.根据权利要求2所述的半导体结构，其中，对任一所述第二切割道，位于其第一侧的所述存储区为第三存储区，位于其第二侧的所述存储区为第四存储区，所述第二切割道的中心距离所述第三存储区和所述第四存储区的距离相同，所述第二切割道中的所述对准标记为第二对准标记，所述第二对准标记位于所述第二切割道的中心处。5.根据权利要求4所述的半导体结构，其中，还包括：介质层，包括相连接的第一部分和第二部分，...

【专利技术属性】
技术研发人员：方超，魏禹农，陈航卫，袁元，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：