PTAT电压产生电路及带隙基准电路制造技术

本发明专利技术提供了一种PTAT电压产生电路，包括：第一电压复制单元，所述第一电压复制单元包括：输入端、输出端、第一晶体管、第二晶体管、第三晶体管、及第四晶体管；所述第一晶体管的漏极与所述第二晶体管的漏极连接至外部电源电压；栅极连接至所述第一晶体管的栅极与源极；所述第三晶体管的漏极连接至所述第一晶体管的源极，栅极作为所述第一电压复制单元的输入端；所述第四晶体管的漏极连接至所述第二晶体管的源极，漏/源极与栅极共连接作为所述第一电压复制单元的输出端并作为所述PTAT电压产生电路的输出端；所述PTAT电压产生电路的输入端和输出端之间的电压差为PTAT标准电压。所述PTAT电压产生电路可以适应更低的电压范围，降低所述PTAT电压产生电路的功耗。降低所述PTAT电压产生电路的功耗。降低所述PTAT电压产生电路的功耗。

【技术实现步骤摘要】
PTAT电压产生电路及带隙基准电路


[0001]本专利技术涉及集成电路领域，尤其涉及一种PTAT电压产生电路及带隙基准电路。

技术介绍

[0002]图1所示是现有技术中一种PTAT电压产生电路，包括：第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、及第一NMOS晶体管NM1，所述第三PMOS晶体管PM3的漏极连接至外部电源VCC。所述第一PMOS晶体管PM1的漏/源极连接至所述第三PMOS晶体管PM3的源/漏极，源/漏极接地，栅极作为所述PTAT电压产生电路的输入端，输入电压为V1。所述第二PMOS晶体管PM2的漏/源极与所述第一NMOS晶体管NM1的源/漏极连接于A点，源/漏极连接至所述第一NMOS晶体管NM1的漏/源极，栅极连接至所述第二PMOS晶体管PM2的源/漏极作为所述PTAT电压产生电路的输出端，输出电压为V2。
[0003]根据晶体管的特性，常规的3.3V的MOS晶体管其阈值电压VTH在0.8V左右，为了保证第三PMOS晶体管PM3工作在饱和区，则A点与外部电源的电压差至少为0.2V，若需要P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PTAT电压产生电路，其特征在于，包括：第一电流源，包括第一端和第二端，所述第一电流源的第一端接地；第一电压复制单元，包括：输入端、输出端、第一晶体管、第二晶体管、第三晶体管、及第四晶体管；所述第一晶体管的漏/源极连接至外部电源电压；所述第二晶体管的漏/源极连接至外部电源电压，栅极连接至所述第一晶体管的栅极与源/漏极；所述第三晶体管的漏/源极连接至所述第一晶体管的源/漏极，源/漏极连接至第一电流源的第二端，栅极作为所述第一电压复制单元的输入端并作为所述PTAT电压产生电路的输入端；所述第四晶体管的漏/源极连接至所述第二晶体管的源/漏极，源/漏极连接至第一电流源的第二端，漏/源极与栅极共连接作为所述第一电压复制单元的输出端并作为所述PTAT电压产生电路的输出端；所述PTAT电压产生电路的输入端和输出端之间的电压差为PTAT标准电压。2.根据权利要求1所述的PTAT电压产生电路，其特征在于，所述第一晶体管及所述第二晶体管为PMOS晶体管，所述第三晶体管及第四晶体管为NMOS晶体管。3.根据权利要求1所述的PTAT电压产生电路，其特征在于，还包括第二电压复制单元，所述第二电压复制单元包括：第五晶体管、第六晶体管、第二电流源、及第三电流源，所述第二电流源及第三电流源均包括第一端及第二端；所述第二电流源的第一端连接至外部电源电压；所述第五晶体管的漏/源极连接至所述第二电流源的第二端，栅极作为所述第二电压复制单元的输入端；所述第六晶体管的漏/源极连接至所述第二电流源的第二端，源/漏极连接至所述第三电流源的第一端，栅极连接至所述第六晶体管的源/漏极作为所述第二电压复制单元的输出端并连接至所述第一电压复制单元的输入端；所述第三电流源的第二端接地。4.根据权利要求3所述的PTAT电压产生电路，其特征在于，所述第五晶体管和所述第六晶体管为PMOS晶体管。5.根据权利要求3所述的PTAT电压产生电路，其特征在于，所述PTAT电压产生电路由至少一个以上的所述第一电压复制单元与至少一个以上的所述第二电压复制单元逐个连接构成。6.根据权利要求1所述的PTAT电压产生电路，其特征在于，所述第一晶体管与所述第二晶体管为深N阱晶体管。7.一种带隙基准电路，其特征在于，包括：基准电流源电路，所述基准电流源电路包括输出端；CTAT电压产生电路，所述CTAT电压产生电路包括输入端和输出端，所述CTAT电压产生电路输入...

【专利技术属性】
技术研发人员：李威，
申请(专利权)人：上海料聚微电子有限公司，
类型：发明
国别省市：