具有防过冲保护功能的PTAT电压产生电路制造技术

本发明专利技术提供了一种具有防过冲保护功能的PTAT电压产生电路。所述具有防过冲保护功能的PTAT电压产生电路包括：第一电流源、第二电流源、第一晶体管、第二晶体管、第三晶体管、降压晶体管、及缓冲电容，所述降压晶体管的栅极连接至第三晶体管的栅极并连接至所述降压晶体管的源/漏极，源/漏极连接至所述第二电流源的第二端；所述缓冲电容第一端连接至所述第三晶体管的源/漏极，第二端连接至所述第三晶体管的栅极。防止所述PTAT电压产生电路的输出端电压因为电路的上电过程而瞬间升高电压导致电气过应力的问题而损坏芯片，并且能够应用于低功耗的电路。功耗的电路。功耗的电路。

【技术实现步骤摘要】
具有防过冲保护功能的PTAT电压产生电路


[0001]本专利技术涉及集成电路领域，尤其涉及一种具有防过冲保护功能的PTAT电压产生电路。

技术介绍

[0002]图1是现有技术中一种具有防过冲保护功能的PTAT电压产生电路。所述具有防过冲保护功能的PTAT电压产生电路的输入端IN的输入电压控制第一PMOS晶体管PM1开启，第一NMOS晶体管NM1连接控制电压VB，在上电的瞬间，由于电流源I1的电流较大，第二PMOS晶体管PM2的电流远大于第一NMOS晶体管NM1的电流，导致电荷积聚在B点而不能及时泄放，那么所述PTAT电压产生电路的输出端B点的输出电压也会在上电的过程中瞬时升高，甚至等于电源电压，从而导致电气过应力的问题而损坏芯片。
[0003]图1所示的现有技术中，是在电路过冲的节点增加由电阻R和电容C组成的RC滤波器，使得所述具有防过冲保护功能的PTAT电压产生电路的在上电时的输出端OUT的输出电压不会瞬间升高，但是在低功耗的情况下，为了抑制过冲需要极大的电阻和电容，会增大集成电路的面积。
[0004]因此如何在不增大集成电路面积的情况下实现应用于低功耗电路的防过冲保护是现有技术需要解决的问题。

技术实现思路

[0005]本专利技术所要解决的技术问题是提供一种具有防过冲保护功能的PTAT电压产生电路，在不增大集成电路面积的情况下实现应用于低功耗电路的防过冲保护。
[0006]为了解决上述问题，本专利技术提供了一种具有防过冲保护功能的PTAT电压产生电路。所述具有防过冲保护功能的PTAT电压产生电路包括：第一电流源，所述第一电流源的第一端连接至外部电源；第二电流源，所述第二电流源的第一端连接至外部电源；第一晶体管，所述第一晶体管的栅极作为所述PTAT电压产生电路的输入端，源/漏极连接至所述第一电流源的第二端；第二晶体管，所述第二晶体管的源/漏极连接至所述第一电流源的第二端，栅极连接至所述第二晶体管的漏/源极；第三晶体管，所述第三晶体管的源/漏极连接至所述第二晶体管的漏/源极；降压晶体管，所述降压晶体管的栅极连接至第三晶体管的栅极并连接至所述降压晶体管的源/漏极，源/漏极连接至所述第二电流源的第二端；缓冲电容，所述缓冲电容第一端连接至所述第三晶体管的源/漏极，第二端连接至所述第三晶体管的栅极。
[0007]可选的，所述第一晶体管和所述第二晶体管为PMOS晶体管，所述第三晶体管和所述降压晶体管为NMOS晶体管。
[0008]可选的，所述第一晶体管、第三晶体管、及降压晶体管的漏/源极接地。
[0009]可选的，所述输入端连接至CTAT电压产生电路。
[0010]可选的，所述输出端处于过冲状态时，拉高第三晶体管的栅极电压，使第三晶体管
的电流增大，从而分压增大。
[0011]可选的，所述具有防过冲保护功能的PTAT电压产生电路正常工作时，第三晶体管关闭。
[0012]可选的，通过拉低第三晶体管的栅极电压实现所述第三晶体管关闭。
[0013]上述技术方案通过在电路中增加了由降压晶体管和第二电流源构成的等效电阻和缓冲电容，当所示PTAT电压产生电路上电时，第二晶体管的栅级电压升高，由于缓冲电容连接至所述PTAT电路的输出端，缓冲电容的第一端充电时能够起到快速分流的作用，同时导致第三晶体管栅极的电压升高，使得第三晶体管电流增大，由于第三晶体管的漏极接地，拉低第二晶体管的栅级的电压，从而防止所述PTAT电压产生电路的输出端电压因为电路的上电过程而瞬间升高电压导致电气过应力的问题而损坏芯片，并且能够应用于低功耗的电路。
附图说明
[0014]图1是现有技术在中具有防过冲保护功能的PTAT电压产生电路的电路图。
[0015]图2是本专利技术一具体实施方式提供的具有防过冲保护功能的PTAT电压产生电路的电路图。
[0016]图3是本专利技术另一具体实施方式提供的缓冲电容与第三晶体管连接的电路图。
[0017]图4是本专利技术一具体实施方式提供的等效电阻的电路图。
具体实施方式
[0018]下面结合附图对本专利技术提供的具有防过冲保护功能的PTAT电压产生电路的具体实施方式做详细说明。
[0019]图2是本专利技术一具体实施方式提供的具有防过冲保护功能的PTAT电压产生电路。所述具有防过冲保护功能的PTAT电压产生电路，包括：第一电流源I1、第二电流源I2、第一晶体管PM1、第二晶体管PM2、第三晶体管NM3、降压晶体管NM4、及缓冲电容C。所述第一电流源I1的第一端I11连接至外部电源VCC；，所述第二电流源I2的第一端连接至外部电源VCC。在本具体实施方式中所述第一晶体管PM1和所述第二晶体管PM2为PMOS晶体管，所述第三晶体管NM3和降压晶体管NM4为NMOS晶体管，在其他具体实施方式中对晶体管的类型及数量不做限制。
[0020]在本具体实施方式中，所述第一晶体管PM1的栅极作为所述PTAT电压产生电路的输入端IN，源极连接至所述第一电流源I1的第二端I12。所述第二晶体管PM2的源极与所述第一晶体管PM1的源极连接于A1点并连接至所述第一电流源I1的第二端I12，所述第二晶体管PM2的栅极连接至所述第二晶体管PM2的漏极并作为所述具有防过冲保护功能的PTAT电压产生电路的输出端OUT。所述第三晶体管NM3的源极连接至所述第二晶体管PM2的漏极。所述降压晶体管NM4的栅极连接至第三晶体管PM3的栅极并连接至所述降压晶体管NM4的源极，所述降压晶体管NM4的源极连接至所述第二电流源I2的第二端I22。所述缓冲电容C的第一端C11连接至所述第三晶体管NM3的源极，所述缓冲电容C的第二端C12连接至所述第三晶体管NM3的栅极。所述第一晶体管PM1、第三晶体管PM3、及降压晶体管NM4的漏极接地。需要说明的是，本专利技术中的源极和漏极连接方式可以互换，不影响本专利技术的技术效果。
[0021]在所述PTAT电压产生电路上电的瞬间，电流源I1的电流较大而第三晶体管NM3的电流较小，将导致输出端如图2所示A2点的电压瞬间升高，为了防止A2点的电压由于过冲瞬间升高导致PTAT电压产生电路的输出电压瞬间增大，利用缓冲电容C、由降压晶体管NM4和第二电流源I2构成的等效电阻R与第三晶体管NM3连接降低A2点的电压。当所述具有防过冲保护功能的PTAT电压产生电路的输出端电压下降后A3点的电压也下降，对上电完成后电路的输出电压不造成影响，当所述输入端IN连接至CTAT电压产生电路的输出端时，能够作为低功耗的带隙基准电路。
[0022]下面结合图3对上述技术方案技术的原理做进一步说明。图3是本专利技术一具体实施方式提供的缓冲电容与第三晶体管连接的电路图。将图2所示的由降压晶体管NM4和第二电流源I2构成的等效电阻R简化为图3中的电阻R。图3中所示的控制电压VB通过电阻R的分压后作用于第三NMOS晶体管NM3的栅极，所述第三NMOS晶体管NM3的源极连接至所述PTAT电压产生电路的输出端，当所述PTAT电压产生电路的输出端电压VX高于电路正常输本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有防过冲保护功能的PTAT电压产生电路，包括：第一电流源，所述第一电流源的第一端连接至外部电源；第二电流源，所述第二电流源的第一端连接至外部电源；第一晶体管，所述第一晶体管的栅极作为所述PTAT电压产生电路的输入端，源/漏极连接至所述第一电流源的第二端；第二晶体管，所述第二晶体管的源/漏极连接至所述第一电流源的第二端，栅极连接至所述第二晶体管的漏/源极；第三晶体管，所述第三晶体管的源/漏极连接至所述第二晶体管的漏/源极；其特征在于，所述电路还包括：降压晶体管，所述降压晶体管的栅极连接至第三晶体管的栅极并连接至所述降压晶体管的源/漏极，源/漏极连接至所述第二电流源的第二端；缓冲电容，所述缓冲电容第一端连接至所述第三晶体管的源/漏极，第二端连接至所述第三晶体管的栅极。2.根据权利要求1所述的具有防过冲保护功能的PTAT电压产生电路，其特征在于，所述第一晶...

【专利技术属性】
技术研发人员：李威，
申请(专利权)人：上海料聚微电子有限公司，
类型：发明
国别省市：