启动电路制造技术

本发明专利技术提供了一种启动电路，包括：输入端、输出端、第一电阻单元、及控制单元。所述第一电阻单元包括第一端、第二端、及控制端，所述第一电阻单元的控制端连接至外部电路，将外部电路的启动情况作为反馈信号，根据反馈信号调整第一电阻单元的状态。所述控制单元包括第一端、第二端、及第三端，所述控制单元的第一端连接至所述第一电阻单元的第二端，所述控制单元的第二端作为所述启动电路的输出端连接至外部电路，所述控制单元的第三端连接至所述第一电阻单元的控制端。提供了占用小面积电阻且随电源电压变化小的低功耗启动电路。源电压变化小的低功耗启动电路。源电压变化小的低功耗启动电路。

【技术实现步骤摘要】
启动电路


[0001]本专利技术涉及集成电路领域，尤其涉及一种启动电路。

技术介绍

[0002]图1所示是现有技术中一种启动电路S与电流源电路P连接的电路图，如图1所示启动电路S包括控制单元M及第一电阻单元R1。所述控制单元M包括第一NMOS晶体管N1和第二NMOS晶体管N2。基准电流源电路P包括第三NMOS晶体管N3、第四NMOS晶体管N4、第五PMOS晶体管P5、第六PMOS晶体管P6、及第二电阻单元R2。当电路施加外部电源电压VDD时，第二NMOS晶体管N2因B点的电压控制而导通，从而将C点的电压拉低，使得第五PMOS晶体管P5以及第六PMOS晶体管P6导通，基准电流源电路P被启动。
[0003]启动电路的功率P＝I2R，为了降低功耗，需要控制B点的电压，因此第一电阻单元R1的阻值需要足够大才能使B点的电压足够小。一般来说当需要3.3V的电源电压下启动电路的电流需要控制在10nA，所需的电阻阻值大概是330M欧姆，此时电阻的面积因为太大影响启动电路的大小而无法被接受，因此提供由晶体管组成的面积更小的伪电阻。如图1所示第一电阻单元R1由第一PMOS晶体管P1、第二PMOS晶体管P2、第三PMOS晶体管P3、以及第四PMOS晶体管P4组成，在晶体管的线性工作电压区域，第一电阻单元R1的阻值随电源电压变化明显，B点的电压也随之变化，从而影响电压基准产生电路及电流基准产生电路等工作电路。
[0004]因此提供一种占用小面积电阻且随电源电压变化小的低功耗启动电路是现有技术需要解决的问题。
专利技术内容
[0005]本专利技术所要解决的技术问题是提供一种启动电路，能够适用于宽电源电压范围。
[0006]为了解决上述问题，本专利技术提供了一种启动电路，包括：输入端、输出端、第一电阻单元、及控制单元。所述第一电阻单元包括第一端、第二端、及控制端，所述第一电阻单元的控制端连接至外部电路，将外部电路的启动情况作为反馈信号，根据反馈信号调整第一电阻单元的状态。所述控制单元包括第一端、第二端、及第三端，所述控制单元的第一端连接至所述第一电阻单元的第二端，所述控制单元的第二端作为所述启动电路的输出端连接至外部电路，所述控制单元的第三端连接至所述第一电阻单元的控制端。
[0007]所述第一电阻单元是由第一晶体管构成的伪电阻结构，所述第一晶体管的栅极作为第一电阻单元的控制端连接至外部电路并接收外部电路的反馈信号用以控制所述伪电阻的状态，所述第一晶体管的源极作为所述第一电阻单元的第一端连接至外部电源电压，漏极作为所述第一电阻单元的第二端连接至所述控制单元。所述第一电阻单元也可以是由多个晶体管组成的伪电阻结构，所述多个晶体管的栅极共同连接作为第一电阻单元的控制端连接至外部电路并接收外部电路的反馈信号用以控制所述伪电阻的状态。由晶体管组成的伪电阻结构，其在电路中阻值的变化与晶体管的导通及截至相关，晶体管导通状态下所
述第一电阻单元的阻值趋于零。
[0008]所述第一电阻单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、及第四PMOS晶体管。所述第一PMOS晶体管的源极作为第一电阻单元的第一端连接至外部电源，作为所述启动电路的输入端。所述第二PMOS晶体管的源极连接至所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的源极连接至所述第二PMOS晶体管的漏极，所述第四PMOS晶体管的源极连接至所述第三PMOS晶体管的漏极，所述第四PMOS晶体管的漏极作为所述第一电阻单元的第二端。所述第一PMOS晶体管的栅极、第二PMOS晶体管的栅极、及第三PMOS晶体管的栅极与第四PMOS晶体管的栅极连接作为所述第一电阻单元的控制端，并接收外部电路的反馈信号，通过各PMOS晶体管的栅极控制所述第一电阻单元的阻值。
[0009]所述控制单元包括第一NMOS晶体管和第二NMOS晶体管；所述第一NMOS晶体管的源极作为所述控制单元的第一端，所述第一NMOS晶体管的栅极作为所述控制单元的第三端与外部电路连接，由外部电路的反馈信号控制所述第一NMOS晶体管的导通或截至状态。所述第二NMOS晶体管的栅极连接至所述第一NMOS晶体管的源极，所述第二NMOS晶体管的源极作为所述控制单元的第二端并作为所述启动电路的输出端，所述启动电路的输出端连接外部电路，根据所述启动电路输出端的信号控制外部电路启动。所述第一NMOS晶体管的漏极及第二NMOS晶体管的漏极接地，当在外部电路未启动的状态下接入外部电源电压时，外部电路的反馈信号调整第一电阻单元的状态使得第二NMOS晶体管导通，此时第二NMOS晶体管与外部电路连接点连接到地，使得外部电路启动。外部电路启动后，外部电路的反馈信号调整第一电阻单元的状态使得第一NMOS晶体管导通，从而使得第二NMOS晶体管的栅极接地，导致第二NMOS晶体管截至，因此外部电路启动后启动电路对外部电路不造成影响。
[0010]所述控制单元包括第一控制单元及第二控制单元，所述第一控制单元由多个NMOS晶体管组成，所述第一控制单元包括第一端、第二端、及第三端，所述第一控制单元的第三端连接至地，所述第一控制单元的第二端作为所述控制单元的第三端。所述第二控制单元由多个NMOS晶体管组成，所述第二控制单元包括第一端、第二端、及第三端，所述第二控制单元的第一端连接至所述第一控制单元的第一端作为所述控制单元的第一端，所述第二控制单元的第三端连接至地，所述第二控制单元的第二端作为所述控制单元的第二端。
[0011]上述技术方案，采用晶体管组成的伪电阻占用面积小。在外部电路未启动时，将外部电路未启动的信号反馈给启动电路，通过反馈信号控制第一电阻单元，将第一电阻单元的阻值降到最低，再通过控制单元拉低启动电路的输出端电压，从而启动外部电路。当外部电路被启动后，将外部电路启动的信号反馈给启动电路，再通过反馈信号控制第一电阻单元，将第一电阻单元的阻值拉到最高，根据控制单元中晶体管的特性，此时控制单元的输出端与外部电路之间断开，且由于第一电阻单元的阻值足够大，因此启动电路的功耗较小，并且在外部电路启动后不会由于外部电源电压的变化导致启动电路对外部电路的影响产生变化，因此上述技术方案提供了一种占用小面积电阻且随电源电压变化小的低功耗启动电路。
附图说明
[0012]图1是现有技术中一种启动电路与电流源电路连接的电路图。
[0013]图2是本专利技术一具体实施方式提供的启动电路与外部电路连接的示意图。
[0014]图3是本专利技术一具体实施方式提供的启动电路与基准电流源电路连接的电路图。
[0015]图4是本专利技术一具体实施方式提供的启动电路与基准电流源电路连接的电路图。
[0016]图5是本专利技术一具体实施方式提供的启动电路与基准电流源电路连接的电路图。
具体实施方式
[0017]下面结合附图对本专利技术提供的启动电路的具体实施方式做详细说明。
[0018]图2是本专利技术一具体实施方式提供的启动电路与外部电路连接的示意图。所述启动电路S包括：输入端11、输出端12、第一电阻单元R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种启动电路，其特征在于，包括：输入端、输出端、第一电阻单元、及控制单元，所述第一电阻单元包括第一端、第二端、及控制端，所述第一电阻单元的控制端连接至外部电路，将外部电路的启动情况作为反馈信号，根据反馈信号调整第一电阻单元的状态；所述控制单元包括第一端、第二端、及第三端，所述控制单元的第一端连接至所述第一电阻单元的第二端，所述控制单元的第二端作为所述启动电路的输出端连接至外部电路，所述控制单元的第三端连接至所述第一电阻单元的控制端。2.根据权利要求1所述的启动电路，其特征在于，所述第一电阻单元是由第一晶体管构成的伪电阻结构，所述第一晶体管的栅极作为第一电阻单元的控制端。3.根据权利要求1所述的启动电路，其特征在于，所述第一电阻单元是由多个晶体管组成的伪电阻结构，所述多个晶体管的栅极共同连接作为第一电阻单元的控制端。4.根据权利要求3所述的启动电路，其特征在于，所述第一电阻单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、及第四PMOS晶体管；所述第一PMOS晶体管的源极作为第一电阻单元的第一端连接至外部电源，所述第二PMOS晶体管的源极连接至所述第一PMOS晶体管的漏极，所述第三PMOS晶体管的源极连接至所述第二PMOS晶体管的漏极，所述第四PMOS晶体管的源极连接至所述第三PMOS晶体...

【专利技术属性】
技术研发人员：李威，
申请(专利权)人：上海料聚微电子有限公司，
类型：发明
国别省市：