一种统一渲染方法、装置和统一渲染引擎制造方法及图纸

本申请涉及计算机图形学领域，提供了统一渲染方法、装置和统一渲染引擎，以屏蔽复杂场景下渲染时的延迟，满足所述复杂场景下的实时性要求，所述方法包括：当多个流处理器中每个流处理器被配置成顶点着色器时，根据目标顶点的索引值运行相应的第一硬件线程，对目标顶点进行着色；当多个流处理器中每个流处理器被配置成像素着色器时，根据目标像素块的相关信息运行相应的第二硬件线程，对目标像素块进行着色，其中，目标像素块的相关信息包括目标像素块的标识和目标像素块包含的有效像素的数量。本申请的技术方案能够有效屏蔽复杂场景下渲染时的延迟，满足所述复杂场景下的实时性要求。求。求。

【技术实现步骤摘要】
一种统一渲染方法、装置和统一渲染引擎


[0001]本专利技术涉及计算机图形学领域，特别涉及一种统一渲染方法、装置和统一渲染引擎。

技术介绍

[0002]随着电子游戏等电子娱乐产品的迅速发展，需要渲染的场景越来越复杂。性能更高的处理器被推向了市场，这些高性能的处理器具有更强的计算能力，一定程度上解决了渲染场景复杂的问题。然而，随着大型电子游戏的推出，场景对渲染的实时性要求提出了更高的要求，仅仅依靠单个的处理器不能满足这些场景下的实时性要求。

技术实现思路

[0003]本申请提供一种统一渲染方法、装置、设备和计算机可读存储介质，以屏蔽复杂场景下渲染时的延迟，满足所述复杂场景下的实时性要求。
[0004]一方面，本申请提供了一种统一渲染方法，包括：
[0005]当所述多个流处理器中每个流处理器被配置成顶点着色器时，根据目标顶点的索引值运行相应的第一硬件线程，对所述目标顶点进行着色；
[0006]当所述多个流处理器中每个流处理器被配置成像素着色器时，根据目标像素块的相关信息运行相应的第二硬件线程，对所述目标像素块进行着色，所述目标像素块的相关信息包括所述目标像素块的标识和所述目标像素块包含的有效像素的数量。
[0007]另一方面，本申请提供了一种统一渲染装置，所述装置应用于多个流处理器构成的流处理器簇，所述装置包括：
[0008]第一渲染模块，用于当所述多个流处理器中每个流处理器被配置成顶点着色器时，根据目标顶点的索引值运行相应的第一硬件线程，对所述目标顶点进行着色；<br/>[0009]第二渲染模块，用于当所述多个流处理器中每个流处理器被配置成像素着色器时，根据目标像素块的相关信息运行相应的第二硬件线程，对所述目标像素块进行着色，所述目标像素块的相关信息包括所述目标像素块的标识和所述目标像素块包含的有效像素的数量。
[0010]第三方面，本申请提供了一种设备，所述设备包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述统一渲染方法的技术方案的步骤。
[0011]第四方面，本申请提供了一种统一渲染引擎，所述统一渲染引擎包括流处理器簇，所述流处理器簇中每个流处理器簇包括上述流处理器。
[0012]从上述本申请提供的技术方案可知，一方面，由于多个流处理器构成流处理器簇，而多个流处理器中每个流处理器都可以被配置成顶点着色器或像素着色器，当流处理器被配置成顶点着色器时，可以对目标顶点进行着色，当流处理器被配置成像素着色器时，可以对目标像素块进行着色，因此，本申请提供的技术方案可以屏蔽复杂场景下渲染时的延迟，
满足这些复杂场景下的实时性要求；另一方面，利用硬件多线程屏蔽顶点着色器或像素着色器的数据访问延迟，对顶点、像素数据的并行处理效率高，上下文切换代价小，具有较好的并行性。
附图说明
[0013]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0014]图1是本申请实施例提供的统一渲染方法的流程图；
[0015]图2是本申请实施例提供的统一渲染装置的结构示意图；
[0016]图3是本申请实施例提供的流处理器结构示意图；
[0017]图4是本申请实施例提供的设备的结构示意图；
[0018]图5是本申请实施例提供的流处理器簇以及统一渲染引擎的结构示意图。
具体实施方式
[0019]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0020]在本说明书中，诸如第一和第二这样的形容词仅可以用于将一个元素或动作与另一元素或动作进行区分，而不必要求或暗示任何实际的这种关系或顺序。在环境允许的情况下，参照元素或部件或步骤(等)不应解释为局限于仅元素、部件、或步骤中的一个，而可以是元素、部件、或步骤中的一个或多个等。
[0021]在本说明书中，为了便于描述，附图中所示的各个部分的尺寸并不是按照实际的比例关系绘制的。
[0022]本申请提出了一种统一渲染方法，可应用于多个流处理器构成的流处理器簇。如附图1所示，统一渲染方法主要包括步骤S101和S102，详述如下：
[0023]步骤S101：当多个流处理器中每个流处理器被配置成顶点着色器时，根据目标顶点的索引值运行相应的第一硬件线程，对目标顶点进行着色。
[0024]在本申请实施例中，目标顶点就是待着色的顶点，一般是模型的表面被划成多边形(例如，三角形或四边形等)时该多边形的顶点。图形处理流水线访问流处理器的线程管理模块时，可以将多个流处理器中每个流处理器配置成着色器(shader)，包括顶点着色器(Vertex Shader，VS)和像素着色器(Pixel Shader，PS)。例如，可以将流处理器的图形处理模式配置为VS，即配置VS处理模式的有关信息，例如，VS的地址、流处理器需要处理的顶点的有效数量和本地存储pingpang模式的当前配置，等等。当多个流处理器中每个流处理器被配置成顶点着色器时，可以根据目标顶点的索引值运行相应的第一硬件线程，对目标顶点进行着色。具体地，根据目标顶点的索引值运行相应的第一硬件线程，对目标顶点进行着色可以是：将目标顶点的索引值写入流处理器的本地存储单元，当第一硬件线程运行时，从
本地存储单元读取目标顶点的索引值，对索引值对应的顶点进行着色。在上述实施例中，将目标顶点的索引值写入流处理器的本地存储单元时，图形处理流水线将顶点的索引值按一定分布规律写入流处理器内32KB的本地存储单元，例如为每个硬件线程分配512字节的空间，每个空间的起始地址写入顶点的索引值，目标顶点相应的第一硬件线程运行起来后，均会先访问自身的线程序号，再去对应的本地存储单元访问目标顶点的索引值，从而处理该索引值对应目标顶点的数据，即对目标顶点进行着色。对目标顶点进行着色之后，该目标顶点的着色器向图形处理流水线发出数据读取指令，以指示图形处理流水线读取已进行着色的目标顶点的数据即读取对目标顶点进行着色后的结果，流处理器向图形处理控制器发出资源释放指令，以指示图形处理控制器释放资源，即，将该目标顶点的着色器对资源占用的状态标记为空闲状态，以将该空闲状态的着色器分配给下一个顶点的着色器。
[0025]步骤S102：当多个流处理器中每个流处理器被配置成像素着色器时，根据目标像素块的相关信息运行相应的第二硬件线程，对目标像素块进行着色，其中，目标像素块的相关信息包括目标像素块的标识和目标像素块包含的有效像素的数量。
[0026]在本申请实施例中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种统一渲染方法，其特征在于，所述方法应用于多个流处理器构成的流处理器簇，所述方法包括：当所述多个流处理器中每个流处理器被配置成顶点着色器时，根据目标顶点的索引值运行相应的第一硬件线程，对所述目标顶点进行着色；当所述多个流处理器中每个流处理器被配置成像素着色器时，根据目标像素块的相关信息运行相应的第二硬件线程，对所述目标像素块进行着色，所述目标像素块的相关信息包括所述目标像素块的标识和所述目标像素块包含的有效像素的数量。2.如权利要求1所述统一渲染方法，其特征在于，所述根据目标顶点的索引值运行相应的第一硬件线程，对所述目标顶点进行着色，包括：将所述目标顶点的索引值写入所述流处理器的本地存储单元；当所述第一硬件线程运行时，从所述本地存储单元读取所述目标顶点的索引值，对所述索引值对应的顶点进行着色。3.如权利要求2所述统一渲染方法，其特征在于，所述对所述目标顶点进行着色之后，所述方法还包括：向图形处理流水线发出数据读取指令，以指示所述图形处理流水线读取所述已进行着色的目标顶点的数据；向图形处理控制器发出资源释放指令，以指示所述图形处理控制器释放资源。4.如权利要求1所述统一渲染方法，其特征在于，所述根据目标像素块的相关信息运行相应的第二硬件线程，对所述目标像素块进行着色，包括：将所述目标像素块的相关信息写入所述流处理器的本地存储单元；当所述第二硬件线程运行时，从所述本地存储单元读取所述目标像素块的相关信息，对所述目标像素块进行着色。5.如权利要求4所述统一渲染方法，其特征在于，所述对所述目标像素块进行着色之后，所述方法还包括：向图形处理流水线发出数据读取指令，以指示所述图形处理流水线读取所述已进行着色的目标像素块的数据；向图形处理控制器发出资源释放指令，以指示所述图形处理控制器释放资源。6.一种统一渲染装置，其特征在于，所述装置应用于多个流处理器构成的流处理器簇，所述装置包括：第一...

【专利技术属性】
技术研发人员：钟伟，戴冠新，冀谦祥，
申请(专利权)人：深圳中微电科技有限公司，
类型：发明
国别省市：