【技术实现步骤摘要】
本专利技术属于芯片原型验证，具体涉及一种基于多fpga验证平台的可复用接口配置方法、装置和设备。
技术介绍
1、当前在大规模芯片原型验证中，一块fpga 的资源没有办法将整个芯片规模综合进入fpga 平台进行验证，需要手动将大规模芯片拆分成多个模块放到不同的fpga 进行运行。
2、大规模芯片根据模块划分，然后将模块和模块之间的信号进行互联，这样的技术方案存在几个缺陷：（1）除了axi 可以转换为serdes 高速接口（fpga 平台支持的技术），其他的接口比如ahb、apb以及模块的其他信号接口，都需要进行fpga io 口的分配， 这样占用的fpga io 口会很多，比如一个ahb 接口就需要120个fpga io 资源，还不包括其他的信号引脚；（2） 这样分配io 引脚，带来了大规模fpga 平台的复杂性。每个fpga 之间互联又是一个不同的接口，也有不同的信号名称。这大大增加了fpga 实现的难度和复杂性。一个fpga 版本的制作大概需要15个小时，容易出现问题反复调试。
技术实现思路
1、本专利技术针对上述问题，提供了一种基于多fpga验证平台的可复用接口配置方法、装置和设备，旨在用自定义的通用串行数据接口方案替换原有fpga 之间交付的接口方案，大幅减少大规模fpga 原型验证中多个fpga 相互通讯的io 引脚数量。
2、根据本公开实施例的第一方面，提供一种基于多fpga验证平台的可复用接口配置方法，所述方法包括：
3、将各fpga
4、在一些实施例中，所述串行接口fsi的命令格式包括8bit位宽的command命令，其中bit0 至bit3为命令类型控制位，bit4至bit6 为保留位，bit7 为读写控制位。
5、在一些实施例中，所述发送控制器的实现步骤具体包括：fpga模块中的主核将多个接口信号通过多选一选择器进行选择后进行异步时钟的转换、并行转串行转换，给到串行接口从机。
6、在一些实施例中，所述接收控制器的实现步骤具体包括：所述串行接口从机通过串行转并行转换、异步时钟转换，将信号解码成不同的接口信号送至非cpu主核fpga模块。
7、在一些实施例中，所述串行接口fsi进行读操作时，由fpga模块中的主核将片选信号cs拉低，将时钟信号clk和8bit位宽的command命令以及4个连续的8bit地址发送至从机，并释放data线；从机读取到请求后接管data线，并返回8bit的响应信号ack以及4个连续的8bit位宽数据。
8、在一些实施例中，所述串行接口fsi进行写操作时，由fpga模块中的主核将片选信号cs拉低，将时钟信号clk和8bit位宽的command命令以及4个连续的8bit地址、4个连续的8bit数据发送至从机，并释放data线；从机读取到请求后接管data线，并返回8bit的响应信号ack。
9、根据本公开实施例的第二方面，提供一种基于多fpga验证平台的可复用接口配置装置，所述装置用于将各fpga模块的多个信号接口均转换为一个串行接口fsi，所述串行接口fsi包括发送控制器和接收控制器，所述发送控制器用于将多个接口信号封装成串行传输协议；所述接收控制器用于是将所述串行传输协议转换为各接口信号。
10、根据本公开实施例的第三方面，提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现上述一种基于多fpga验证平台的可复用接口配置方法的步骤。
11、根据本公开实施例的第四方面，提供一种非临时计算机可读存储介质，所述存储介质上存储有计算机指令，所述指令被处理器执行时实现上述一种基于多fpga验证平台的可复用接口配置方法的步骤。
12、本公开实施例提供的技术方案：一种基于多fpga验证平台的可复用接口配置方法、装置和设备，通过使用一个高速的串行接口，只需定义好接口的类型，调用串行接口发送控制器和接收控制器，大幅减少大规模fpga 原型验证中多个fpga 相互通讯的io 引脚数量，因为fpga 之间的接口的信号已经统一，对于fpga实现工作难度也大幅降低；同时，由于采用异步时钟处理的技术，也减少了串行传输带来的时间损耗。
13、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
本文档来自技高网...【技术保护点】
1.一种基于多FPGA验证平台的可复用接口配置方法，其特征在于，所述方法包括：
2.根据权利要求1所述的基于多FPGA验证平台的可复用接口配置方法，其特征在于，所述串行接口FSI的命令格式包括8bit位宽的command命令，其中Bit0 至Bit3为命令类型控制位，Bit4至Bit6 为保留位，Bit7 为读写控制位。
3.根据权利要求1所述的基于多FPGA验证平台的可复用接口配置方法，其特征在于，所述发送控制器的实现步骤具体包括：FPGA模块中的主核将多个接口信号通过多选一选择器进行选择后进行异步时钟的转换、并行转串行转换，给到串行接口从机。
4.根据权利要求3所述的基于多FPGA验证平台的可复用接口配置方法，其特征在于，所述接收控制器的实现步骤具体包括：所述串行接口从机通过串行转并行转换、异步时钟转换，将信号解码成不同的接口信号送至非CPU主核FPGA模块。
5.根据权利要求1所述的基于多FPGA验证平台的可复用接口配置方法，其特征在于，所述串行接口FSI进行读操作时，由FPGA模块中的主核将片选信号cs拉低，将时钟信号clk
6.根据权利要求1所述的基于多FPGA验证平台的可复用接口配置方法，其特征在于，所述串行接口FSI进行写操作时，由FPGA模块中的主核将片选信号cs拉低，将时钟信号clk和8bit位宽的command命令以及4个连续的8bit地址、4个连续的8bit数据发送至从机，并释放data线；从机读取到请求后接管data线，并返回8bit的响应信号ack。
7.一种基于多FPGA验证平台的可复用接口配置装置，其特征在于，所述装置用于将各FPGA模块的多个信号接口均转换为一个串行接口FSI，所述串行接口FSI包括发送控制器和接收控制器，所述发送控制器用于将多个接口信号封装成串行传输协议；所述接收控制器用于是将所述串行传输协议转换为各接口信号。
8.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1和6任一项所述基于多FPGA验证平台的可复用接口配置方法的步骤。
9.一种非临时计算机可读存储介质，所述存储介质上存储有计算机指令，其特征在于，所述指令被处理器执行时实现如权利要求1和6任一项所述基于多FPGA验证平台的可复用接口配置方法的步骤。
...【技术特征摘要】
1.一种基于多fpga验证平台的可复用接口配置方法，其特征在于，所述方法包括：
2.根据权利要求1所述的基于多fpga验证平台的可复用接口配置方法，其特征在于，所述串行接口fsi的命令格式包括8bit位宽的command命令，其中bit0 至bit3为命令类型控制位，bit4至bit6 为保留位，bit7 为读写控制位。
3.根据权利要求1所述的基于多fpga验证平台的可复用接口配置方法，其特征在于，所述发送控制器的实现步骤具体包括：fpga模块中的主核将多个接口信号通过多选一选择器进行选择后进行异步时钟的转换、并行转串行转换，给到串行接口从机。
4.根据权利要求3所述的基于多fpga验证平台的可复用接口配置方法，其特征在于，所述接收控制器的实现步骤具体包括：所述串行接口从机通过串行转并行转换、异步时钟转换，将信号解码成不同的接口信号送至非cpu主核fpga模块。
5.根据权利要求1所述的基于多fpga验证平台的可复用接口配置方法，其特征在于，所述串行接口fsi进行读操作时，由fpga模块中的主核将片选信号cs拉低，将时钟信号clk和8bit位宽的command命令以及4个连续的8bit地址发送至从机，并释放data线；从机读取到请求后接管data线，并返回8b...
【专利技术属性】
技术研发人员：陈千里，苑博，陈艳领，张子麟，
申请(专利权)人：深圳中微电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。