一种存储器阵列制造技术

本申请涉及集成电路技术领域，提供了一种存储器阵列，每列存储单元包括：多个存储单元，按照排列方向排成一列，每个存储单元的第一边缘区域设置有位线触点和互补位线触点，多个存储单元包括按相邻关系分为第一存储单元和第二存储单元构成的存储单元对，第一存储单元和第二存储单元各自的第二边缘区域连接以形成连接区域，连接区域位于第一存储单元和第二存储单元各自的第一边缘区域之间；两条位线，分别与第一存储单元和第二存储单元各自的位线触点一一对应连接；两条互补位线，分别与第一存储单元和第二存储单元各自的互补位线触点一一对应连接。通过本申请实施例提供的技术方案可降低位线上的负载，提高包含存储器阵列的FPGA的运行速度。FPGA的运行速度。FPGA的运行速度。

【技术实现步骤摘要】
一种存储器阵列


[0001]本申请涉及集成电路
，尤其涉及一种存储器阵列。

技术介绍

[0002]在FPGA中，由于功能模块多，器件数量庞大，因此金属布线资源比较紧张。而存储器作为不可或缺的模块，通常分成多列分布在整个FPGA中，因此占用了许多的布线资源。
[0003]目前，在存储器中每对应一列配置位，则有一列的位线(占用纵向的布线资源)，当每一列存储单元对的比特越多，则位线的负载越重。以一列132位的存储单元对为例，有两条位线，每条位线带了132个存储单元。
[0004]但是，位线的负载越多，不仅会导致运行速度变慢，也可能会在进入28nm工艺设计后造成功能失效。

技术实现思路

[0005]本申请实施例提供了一种存储器阵列，通过将位线触点和互补位线触点设置在两个存储单元的连接区域的两侧，以使两个存储单元连接不同的位线和互补位线，使得每条位线上的负载减少一半，从而提高存储单元对的运行速度，保障其功能和性能；字线减少一半，使得字线走线方向的布线资源节省出一半。
[0006]第一方面，本申请实施例提供了一种存储器阵列，包括：
[0007]多个存储单元，按照排列方向排成一列，每个存储单元的第一边缘区域设置有位线触点和互补位线触点，多个存储单元包括按相邻关系分为第一存储单元和第二存储单元构成的存储单元对，第一存储单元和第二存储单元各自的第二边缘区域连接以形成连接区域，连接区域位于第一存储单元和第二存储单元各自的第一边缘区域之间；
[0008]两条位线，分别与每个存储单元对中的第一存储单元和第二存储单元各自的位线触点一一对应连接；
[0009]两条互补位线，分别与每个存储单元对中的第一存储单元和第二存储单元各自的互补位线触点一一对应连接；
[0010]其中，每个存储单元连接一条字线，存储单元对中的第一存储单元和第二存储单元共用一条字线。
[0011]本申请实施例中，通过将位线触点和互补位线触点设置在两个存储单元的连接区域的两侧，以使两个存储单元连接不同的位线和互补位线，使得每条位线上的负载减少一半，从而提高存储单元对的运行速度，保障其功能和性能。字线减少一半，使得字线走线方向的布线资源节省出一半。
[0012]在一种可能的实施方式中，多个存储单元在排列方向上按照第一存储单元、第二存储单元、第二存储单元和第一存储单元的方式进行排成一列；
[0013]多个存储单元中相邻的两个第一存储单元各自的第一边缘区域连接，以使相邻的两个第一存储单元共用位线触点和互补位线触点；
[0014]多个存储单元中相邻的两个第二存储单元各自的第一边缘区域连接，以使相邻的两个第二存储单元共用位线触点和互补位线触点。
[0015]本申请实施例中，通过相邻的两个存储单元共用位线触点和互补位线触点，减少了拼接面积，从而减少存储器阵列在列方向上的长度。
[0016]在一种可能的实施方式中，存储单元包括：
[0017]多个晶体管，至少包括以目标中心线对称设置的两个传输晶体管、两个下拉晶体管和两个上拉晶体管，目标中心线为列存储单元沿排列方向的中心线；
[0018]其中，连接区域至少包括两个上拉晶体管和两个下拉晶体管中多晶硅两侧有源区远离传输晶体管一侧的有源区；第一边缘区域至少包括两个传输晶体管中多晶硅两侧有源区远离连接区域一侧的有源区；第一边缘区域中的一个传输晶体管的有源区设置位线触点，另一个传输晶体管的有源区设置互补位线触点。
[0019]在一种可能的实施方式中，存储单元包括：
[0020]存储单元包括：
[0021]第1至第N金属层，由下而上设置在多个晶体管上，第二金属层设置有两条位线和两条互补位线，N为大于1的正整数；
[0022]第1至第N绝缘层，设置在多个晶体管与第一金属层以及相邻的两个金属层之间；
[0023]其中，第一边缘区域的绝缘层设置有层间通孔，以使位线连接至位线触点及互补位线连接至互补位线触点。
[0024]在一种可能的实现方式中，连接区域中第一存储单元和第二存储单元各自的两条位线、两条互补位线分别连接；
[0025]两条位线位于目标中心线的一侧，两条互补位线位于目标中心线的另一侧。
[0026]在一种可能的实施方式中，目标中心线上方的上拉晶体管中的多晶硅通过第一金属层连接至目标中心线下方的下拉晶体管中多晶硅两侧有源区靠近传输晶体管一侧的有源区；
[0027]目标中心线下方的上拉晶体管中的多晶硅通过第二金属层中的自锁线连接至目标中心线上方的下拉晶体管中多晶硅两侧有源区靠近传输晶体管一侧的有源区。
[0028]本申请实施方式中，通过两个上拉晶体管和两个下拉晶体管的互连形成自锁结构，从而缓存数据。
[0029]在一种可能的实施方式中，每个存储单元的传输晶体管中远离目标中心线的多晶硅设置有字线触点；
[0030]存储单元对中的第一存储单元和第二存储单元各自设置的字线触点连接同一条字线。
[0031]在一种可能的实施方式中，多个存储单元中的每个存储单元设置有地线触点和电源线触点；
[0032]列存储单元包括：
[0033]地线，连接至每个存储单元设置的地线触点；
[0034]电源线，连接至每个存储单元设置的电源线触点；
[0035]其中，存储单元对中的第一存储单元和第二存储单元共用连接区域的下拉晶体管的有源区设置的地线触点和上拉晶体管的有源区设置的电源线触点；连接区域的绝缘层设
置有层间通孔，以使电源线连接至电源线触点以及地线连接至地线触点。
[0036]在一种可能的实施方式中，电源线设置在第二至第i金属层，地线设置在第二金属层，字线设置在第二至第j金属层，i和j均为大于2的正整数；
[0037]其中，第二至第i金属层中的电源线通过连接区域的第1至第i
‑
1绝缘层设置的层间通孔连接至电源线触点；第二至第j金属层中的字线通过第1至第j
‑
1绝缘层设置的层间通孔连接至字线触点；连接区域中的第一存储单元和第二存储单元各自的字线、电源线和地线分别连接。
[0038]在一种可能的实施方式中，i为4和/或j为5；
[0039]地线设置于两条位线和/或两条互补位线远离目标中心线的一侧；
[0040]第二金属层的电源线与位线垂直,第四金属层中的电源线与位线平行；
[0041]第二金属层中的字线与位线平行，第五金属层中的字线与位线垂直，位于连接区域。
[0042]本申请实施方式中，通过第二至第五金属层布局字线，第二至第四金属层布局电源线，从而实现字线和电源线的共用。
[0043]第二方面，本申请实施例提供了一种FPGA，包括如第一方面中任一的存储器阵列。
[0044]本申请实施例提供的FPGA，通过将位线触点和互补位线触点设置在两个存储单元的连接区域的两侧，以使两个存储单元连接不同的位线和互补位线，使得每条位线上的负载减本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器阵列，其特征在于，所述存储器阵列中的每列存储单元包括：多个存储单元，按照排列方向排成一列，每个所述存储单元的第一边缘区域设置有位线触点和互补位线触点，所述多个存储单元包括按相邻关系分为第一存储单元和第二存储单元构成的存储单元对，所述第一存储单元和第二存储单元各自的第二边缘区域连接以形成连接区域，所述连接区域位于所述第一存储单元和第二存储单元各自的第一边缘区域之间；两条位线，分别与每个所述存储单元对中的第一存储单元和第二存储单元各自的位线触点一一对应连接；两条互补位线，分别与每个所述存储单元对中的第一存储单元和第二存储单元各自的互补位线触点一一对应连接；其中，每个所述存储单元连接一条字线，所述存储单元对中的第一存储单元和第二存储单元共用一条字线。2.根据权利要求1所述的存储器阵列，其特征在于，所述多个存储单元在排列方向上按照第一存储单元、第二存储单元、第二存储单元和第一存储单元的方式进行排成一列；所述多个存储单元中相邻的两个所述第一存储单元各自的第一边缘区域连接，以使相邻的两个所述第一存储单元共用位线触点和互补位线触点；所述多个存储单元中相邻的两个所述第二存储单元各自的第一边缘区域连接，以使相邻的两个所述第二存储单元共用位线触点和互补位线触点。3.根据权利要求1所述的存储器阵列，其特征在于，所述存储单元包括：多个晶体管，至少包括以目标中心线对称设置的两个传输晶体管、两个下拉晶体管和两个上拉晶体管，所述目标中心线为所述列存储单元沿所述排列方向的中心线；其中，所述连接区域至少包括所述两个上拉晶体管和所述两个下拉晶体管中多晶硅两侧有源区远离所述传输晶体管一侧的有源区；所述第一边缘区域至少包括所述两个传输晶体管中多晶硅两侧有源区远离所述连接区域一侧的有源区；所述第一边缘区域中的一个传输晶体管的有源区设置位线触点，另一个传输晶体管的有源区设置互补位线触点。4.根据权利要求3所述的存储器阵列，其特征在于，所述存储单元包括：第1至第N金属层，由下而上设置在所述多个晶体管上，所述第二金属层设置有所述两条位线和两条互补位线，所述N为大于1的正整数；第1至第N绝缘层，设置在所述多个晶体管与第一金属层以及相邻的两个金属层之间；其中，所述第一边缘区域的绝缘层设置有层间通孔，以使所述位线连接至位线触点及所述互补位线连接至所述互补位线触点。5.根据权利要求4所述的存储...

【专利技术属性】
技术研发人员：孙作金，薛庆华，王海力，
申请(专利权)人：京微齐力北京科技有限公司，
类型：发明
国别省市：