产生布局设计的方法技术

一种产生集成电路的布局设计的方法。方法包括形成第一区域，此第一区域具有在第一方向上延伸的至少两个第一类型单元行。第一类型单元行的每一者具有沿着垂直于第一方向的第二方向量测的第一行高度。方法亦包括形成第二区域，此第二区域具有在第一方向上延伸的至少两个第二类型单元行。第二类型单元行的每一者具有沿着第二方向量测的第二行高度。第一区域邻接第二区域，并且第一类型单元行的第一行高度与第二类型单元行的第二行高度不同。

【技术实现步骤摘要】
产生布局设计的方法
本揭示内容是关于一种产生布局设计的方法。
技术介绍
微型化集成电路(integratedcircuits，IC)的近期趋势导致了更小的元件，这些元件消耗更少功率，仍以更高的速度提供更多功能。微型化过程亦导致对IC电路的布局设计的更严格限制。在IC的设计中，具有定义明确的功能的预先设计单元储存在单元库中。当设计集成电路时，预先设计的单元从单元库撷取并且放置到集成电路布局中的指定位置中。导线设计在布局中以连接预先设计的单元来提供布线。在布局设计期间，为预先设计的单元选择指定位置及相关联的布线经常需要考虑针对IC中的各个部件优化速度或优化功率消耗。
技术实现思路
本揭示内容包含一种通过一处理器产生一集成电路的一布局设计的方法，方法包含：形成一第一区域，第一区域具有在一第一方向上延伸的至少两个第一类型单元行，其中第一类型单元行的每一者具有沿着垂直于第一方向的一第二方向量测的一第一行高度；形成一第二区域，第二区域具有在第一方向上延伸的至少两个第二类型单元行，其中第二类型单元行的每一者具有沿着第二方向量测的一第二行高度；第一区域邻接第二区域，并且第一类型单元类的第一行高度与第二类型单元行的第二行高度不同。附图说明当结合随附附图阅读时，自以下详细描述将很好地理解本揭示的态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。图1A是根据一些实施例的在集成电路的布局设计中的单元行排列的示意图；>图1B是根据一些实施例的在集成电路的另一布局设计中的单元行排列的示意图；图2A是根据一些实施例的在第一类型单元行中的单元的部分布局的示意图；图2B是根据一些实施例的在第二类型单元行中的单元的部分布局的示意图；图3A是根据一些实施例的在具有第一接触多晶硅间距的第一类型单元行中的单元的部分布局的示意图；图3B是根据一些实施例的在具有第二接触多晶硅间距的第二类型单元行中的单元的部分布局的示意图；图4A是根据一些实施例的在具有第一接触多晶硅间距的第一类型单元行中的单元的部分布局的示意图；图4B是根据一些实施例的在具有第二接触多晶硅间距的第二类型单元行中的单元的部分布局的示意图；图5A至图5B是根据一些实施例在栅极条及导电区段下方的主动区中形成的鳍式晶体管的透视图；图6是根据一些实施例的在集成电路的布局设计中的图4A至图4B的单元行排列的示意图；图7A至图7B及图8A至图8B是根据一些实施例的减少设计规则违反的实例的示意图；图9A至图9B是根据一些实施例的在布局设计中排列的三种类型单元行的示意图；图10A至图10B及图11A至图11B是根据一些实施例的三种类型区域的垂直排列的示意图；图12A至图12B是根据一些实施例的三种类型区域的水平排列的示意图；图13A至图13B是根据一些实施例的具有相同行高度的单元行的三种类型区域的水平排列的示意图；图14是根据一些实施例的产生IC电路的布局设计的制程的流程图；图15是根据一些实施例的电子设计自动化(EDA)系统的方块图；图16是根据一些实施例的集成电路(IC)制造系统及与其相关联的IC制造流程的方块图。【符号说明】110:区域112:第一类型单元行112A:第一类型单元行112B:第一类型单元行112C:第一类型单元行112D:第一类型单元行112E:第一类型单元行112F:第一类型单元行118:水平边界119:水平边界120:区域122:第二类型单元行122A:第二类型单元行122B:第二类型单元行122C:第二类型单元行122D:第二类型单元行122E:第二类型单元行122F:第二类型单元行128:水平边界129:水平边界130:区域132A:第二类型单元行132B:第二类型单元行132C:第二类型单元行150:边界180:分离通道210:单元212:主动区214:主动区215:栅极条216:导电区段217:栅极条218:导电区段220:单元222:主动区224:主动区225:栅极条226:导电区段227:栅极条228:导电区段410:单元412:第一类型单元行412A:第一类型单元行412B:第一类型单元行412C:第一类型单元行412D:第一类型单元行412E:第一类型单元行420:单元422:第二类型单元行422A:第二类型单元行422B:第二类型单元行422C:第二类型单元行422D:第二类型单元行422E:第二类型单元行510:晶体管511:鳍状结构512:鳍状结构520:晶体管521:鳍状结构522:鳍状结构523:鳍状结构721:单元723:单元1402:操作1404:操作1406:操作1410:制程1420:制程1430:制程1450:制程1500:电子设计自动化(EDA)系统1502:硬件处理器1504:储存媒体1506:计算机程序码/指令1507:程序库1508:总线1510:I/O接口1512:网络接口1514:网络1542:使用者界面(UI)1600:系统1620:设计室1622:IC设计布局图1630:遮罩室1632:数据准备1644:遮罩制造1645:遮罩1650:IC制造商/生产商(“fab”)1652:制造工具1653:半导体晶圆1660:IC元件具体实施方式以下揭示内容提供许多不同的实施例或实例，用于实施所提供标的的不同特征。下文描述部件、材料、值、步骤、操作、材料、排列或类似者的具体实例以简化本揭示。当然，这些仅为实例且并不意欲为限制性。可以预期其他部件、值、操作、材料、排列或类似者。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。此外，本揭示可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或构造之间的关系。另外，为了便于描述，本文可使用空间相对性术语(诸如“下方”、“之下”、“下部本文档来自技高网...

【技术保护点】
1.一种通过一处理器产生一集成电路的一布局设计的方法，其特征在于，该方法包含：/n形成一第一区域，该第一区域具有在一第一方向上延伸的至少两个第一类型单元行，其中所述至少两个第一类型单元行的每一者具有沿着垂直于该第一方向的一第二方向量测的一第一行高度；以及/n形成一第二区域，该第二区域具有在该第一方向上延伸的至少两个第二类型单元行，其中所述至少两个第二类型单元行的每一者具有沿着该第二方向量测的一第二行高度；/n其中该第一区域邻接该第二区域，并且该第一类型单元类的该第一行高度与该第二类型单元行的该第二行高度不同。/n

【技术特征摘要】
20200131 US 62/968,605;20200918 US 17/025,2961.一种通过一处理器产生一集成电路的一布局设计的方法，其特征在于，该方法包含：
形成一第一区域，该第一区域具有在一第一方向上延伸的至少两个第一类型单元行，其中所述至少...

【专利技术属性】
技术研发人员：顾钧尧，陈文豪，余明道，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71