近似线性的影像缩小方法及装置制造方法及图纸

一种近似线性影像缩小的方法及装置，该装置包含一存储器地址产生器，一画像存储器、一图形数据寄存器及一寄存器地址产生器。该方法是用一乱数码序列，用一寄存器储存缩小比率，经由一比较器产生一比较结果，以决定寄存器地址产生器是否累加计数以产生下一地址。用存储器地址产生器据一时钟信号累加计数产生图形数据地址，寄存器地址产生器据比较结果再据时钟信号产生地址，使图形数据寄存器据此地址再载入输出的图形数据。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种处理影像缩小或放大的方法及装置，特别是关于一种近似线性的影像缩小方法及装置。在目前的电视游戏机中，影像数据一般可分为背景与动画两个部分，又因为背景部分的图形数据多且图形的相对动作少，而动画部分的图形数据少但图形的相对动作多，所以在处理影像数据时，均是针对电视扫描线的特性，分别在扫描线扫描时，处理大型的背景数据；而在水平消隐时，则处理动画数据。这种处理方式的好处是只须使用一条扫描线大小的寄存器即可。然而，电视游戏机发展至今，对动画的要求已趋向大型与立体化，为了要在平面式的屏幕上表现出立体影像的效果，在显示时，常须将影像放大或缩小，然而，因为此种对影像数据作放大或缩小的运算相当复杂，故当所需处理的影像数据量较多时，则必定会占用大量的中央处理单元的处理时间以及较大的存储器空间。为了改进上述问题，熟知技术中有一种动态画像显示装置，其利用一可改变步进值的计数器作为存储器地址产生器，如此当计数器的步进值变大时，藉以读取存储器内部储存的影像数据的地址间隔也就变大，而会导致显示出来的影像产生缩小的效果。同时，影像缩小的比率会和步进值的大小成反比。而此种熟知装置最大的缺点也就是在于影像缩小的比率和步进值大小间具反比的关系，因为如此将造成使用上的不便，同时也因其具有非线性的关系，而具有在非线性区域无法使用的问题。有鉴于此，为了改进熟知影像缩放技术的缺点，本专利技术的目的在于提供一种近似线性的影像缩小方法及使用此种方法的装置。本专利技术的近似线性的影像缩小装置包括一画像存储器、一存储器地址产生器、一图形数据寄存器、一寄存器地址产生器、一乱数产生器、一比率寄存器及一比较器，而本专利技术的主要特征也就在于利用比较器对乱数产生器产生的乱数及比率寄存器内的比率大小进行比较，再根据比较结果控制图形数据寄存器的数据写入动作。本专利技术应用此种方式而使得缩小的比率值和存储器地址产生器产生的地址的间隔之间可具有近似于线性的关系。为本专利技术的近似线性的影像缩小的方法包括下列步骤(I)分别将缩小比率写入至一比率寄存器中，将画像在一屏幕上的水平位置写入至一寄存器地址产生器中，并将画像在一画像存储器内的起始地址及画像的水平长度写入至一存储器地址产生器中；(II)在画像的水平长度被写入至前述存储器地址产生器后，前述存储器地址产生器依据一时钟信号，开始对前述起始地址累加计数，藉以产生一画像地址，且前述画像存储器依据此画像地址输出图形数据；(III)利用一乱数产生器乱数码，并利用一比较器比较储存于前述比率寄存器内的缩小比率的值和前述乱数码，同时在画像的水平长度被写入至前述存储器地址产生器之后，将比较结果送至前述存储器地址产生器，藉以使得前述存储器地址产生器决定是否随着前述时钟信号，对前述画像在屏幕上的水平位置累加计数以产生一写入寄存器地址；(IV)利用一图形数据寄存器依据前述写入寄存器地址载入由前述画像存储器输出的图形数据。为使本专利技术的上述目的、特征和优点能更明显易懂，特举一较佳实施例，并配合附图，作详细说明如下附图的简要说明附图说明图1是本专利技术的一较佳实施例的电路结构方框图；图2是本专利技术中存储器地址产生器的电路图；图3是本专利技术中乱数产生器的电路图；图4是本专利技术电路操作流程中将图形数据自画像存储器中移至图形数据寄存器内的控制时钟图；图5是本专利技术的电路操作流程中自图形数据寄存器内输出图形数据的控制时钟图；图6a是在一屏幕上显示一画像的图式；图6b是图6a的画像经本专利技术缩小处理后的画像图式。首先，请参阅图1，本专利技术的电路包括一画像存储器10，用以储存原画像图形数据；一存储器地址产生器20，用以对前述画像存储器10进行定址，以便读取储存于前述画像存储器10中的图形数据；一图形数据寄存器30，用以储存由前述存储器10中读取的图形数据；一寄存器地址产生器40，用以对前述寄存器30进行定址，以便输出储存于前述寄存器30中的图形数据；一乱数产生器50，用以产生一乱数码；一比率寄存器60，用以储存一缩小比率的值；及一比较器70，用以比较前述乱数产生器50产生的乱数码及前述比率寄存器60内储存的缩小比率值的大小，并依据比较的结果控制前述寄存器地址产生器40的输出动作，前述的图形数据寄存器30是根据自前述寄存器地址产生器40输入的地址数据而载入自画像存储器10中输出的图形数据。另外，储存于图形数据寄存器30中的图形数据被输出至一转换装置80，例如一调色盘(RAM DAC)，藉以转换成RGB信号。请参阅图2，前述存储器地址产生器20包括一累加计数器21，用以产生画像的地址；及一递减计数器22，用以计算画像的长度。其中，写入信号mps是用以使前述累加计数器21经由总线Ubus写入起始地址，然后累加计数器21便依据起始地址并随着时钟信号cl累加计数，藉以产生读取存储器10内的影像数据所需的地址信号RA而写入信号mps是用以使前述递减计数器22经由总线Ubus写入画像长度，然后递减计数器22便依据画像长度并随着时钟信号clk递减计数，当递减至零时即产生一溢位信号over，此溢位信号over并经由一反相器23反馈至递减计数器器22上的致能信号EH脚位，藉以使递减计数器22的动作停止。接下来请参阅图3，前述乱数产生器50是由复数个寄存器51至54，及一异门(XOR)55组成。其可产生一乱数码序列，举例而言，[q4、q3、q2、q1}＝{8、12、14、15、7、11、5、10、13、6、3、9、4、2、1}。请参阅图4及图5，接着利用各信号间的时钟关系说明本专利技术的装置的工作方式。请先参阅图4，致能信号OE为低电位，故图4的时钟为将图形数据从存储器10移至寄存器30的控制时钟。其中，X为缩小比率，H为画像在屏幕上的水平位置，K为画像在存储器10中的起始地址，而M则为画像的水平长度，且S大约等于(X*m)/(2n-1)，n为乱数产生器位元数。当写入信号sps为高电位时，先经由总线Ubus将缩小比率X写入寄存器60中，接着在写入信号hps为高电位时，将画像在屏幕上的水平位置H经由总线Ubus写入至寄存器地址产生器40中，然后分别在写入信号mps及mps为高电位时，经由总线Ubus将画像在存储器10内的起始地址K及画像的水平长度M经由总线Ubus写至前述存储器地址产生器20中。在写入信号mps由高电位转变为低电位时，溢位信号over亦由高电位转变为低电位，此时只要比较器70输出信号AGB为高电位，亦即乱数产生器50产生的乱数码小于寄存器60内的缩小比率X的值时，寄存器地址产生器40的致能信号EN即为高电位，然后寄存器地址产生器40便依据画像在屏幕上的水平位置H，随着时钟信号clk开始累加计数，只要致能信号EN为高电位，便在时钟信号clk的上开边沿(rising edge)将寄存器地址信号LA的值累加1，直到溢位信号over变成高电位为止。接下来请参阅图5，其中，溢位信号over固定为高电位，表示寄存器地址产生器40产生地址的动作不再受比较器70的比较结果控制，而改由致能信号OE控制。首先，在写入信号hps为高电位时，寄存器地址产生器40先经由总线Ubus写入“0”，而在写入信号hps由高电位转变成低电位时，致能信号OE由低电位变成高电位，结果使得寄存器地址产生器40的致本文档来自技高网...

【技术保护点】
一种近似线性影像缩小的装置，其特征在于，其中，包括： 一画像存储器，用以储存原画像的图形数据； 一存储器地址产生器，用以对前述画像存储器进行定址，以便读取储存于前述画像存储器中的图形数据； 一图形数据寄存器，用以储存由前述画像存储器中读取的图形数据； 一寄存器地址产生器，用以对前述图形数据寄存器进行定址，以便输出储存于前述图形数据寄存器中的图形数据； 一乱数产生器，用以产生一乱数码； 一比率寄存器，用以储存一缩小比率的值；及 一比较器，用以比较前述乱数产生器产生的乱数码及前述比率寄存器内储存的缩小比率的值的大小，并依据比较的结果控制前述寄存器地址产生器是否产生地址，藉以控制前述图形数据寄存器是否从前述图像存储器中载入图形数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：邓永佳，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]