半导体器件及其形成方法技术

根据本发明专利技术实施例的半导体器件包括：抗穿通(APT)区，位于衬底上方；多个沟道构件，位于抗穿通区上方；栅极结构，围绕多个沟道构件中的每一者；源极/漏极部件，邻近栅极结构；以及扩散延迟层。源极/漏极部件通过扩散延迟层与抗穿通区间隔开。源极/漏极部件通过扩散延迟层与多个沟道构件中的每一者间隔开。扩散延迟层是半导体材料。根据本申请的其他实施例，还提供了形成半导体器件的方法。

【技术实现步骤摘要】
半导体器件及其形成方法
本申请的实施例涉及半导体领域，并且更具体地，涉及半导体器件及形成半导体器件的方法。
技术介绍
半导体集成电路(IC)行业经历了指数增长。IC材料和设计的技术进步已经产生了几代IC，其中每一代都比前一代具有更小、更复杂的电路。在IC发展的过程中，通常功能密度(即每个芯片区的互连器件的数量)增加了，而几何尺寸(即使用制造工艺可以产生的最小部件(或者导线))却减小了。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供收益。这种缩小也增加了处理和制造IC的复杂性。例如，随着集成电路(IC)技术朝着更小的技术节点发展，已经引入了多栅极器件，以通过增加栅极-沟道耦合、减小截止状态电流和减小短沟道效应(SCE)，来改善栅极控制。多栅极器件通常是指具有栅极结构或者其一部分设置在沟道区的不止一侧上方的器件。鳍状场效应晶体管(FinFET)和多桥沟道(MBC)晶体管(均也称为非平面晶体管)是多栅极器件的示例，这些器件已成为流行和有希望的候选者，用于高性能和低泄漏应用。FinFET具有由不止一侧上的栅极围绕的高边沟道(例如，本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：/n抗穿通区，位于衬底上方；/n多个沟道构件，位于所述抗穿通区上方；/n栅极结构，围绕所述多个沟道构件中的每一者；/n源极/漏极部件，邻近所述栅极结构；以及/n扩散延迟层，/n其中，所述源极/漏极部件通过所述扩散延迟层与所述抗穿通区间隔开，/n其中，所述源极/漏极部件通过所述扩散延迟层与所述多个沟道构件中的每一者间隔开，并且/n其中，所述扩散延迟层包括半导体材料。/n

【技术特征摘要】
20200124 US 62/965,613;20200730 US 16/947,3721.一种半导体器件，包括：
抗穿通区，位于衬底上方；
多个沟道构件，位于所述抗穿通区上方；
栅极结构，围绕所述多个沟道构件中的每一者；
源极/漏极部件，邻近所述栅极结构；以及
扩散延迟层，
其中，所述源极/漏极部件通过所述扩散延迟层与所述抗穿通区间隔开，
其中，所述源极/漏极部件通过所述扩散延迟层与所述多个沟道构件中的每一者间隔开，并且
其中，所述扩散延迟层包括半导体材料。


2.根据权利要求1所述的半导体器件，
其中，所述源极/漏极部件包括第一n型掺杂剂，
其中，所述抗穿通区包括p型掺杂剂，并且
其中，所述扩散延迟层包括不同于所述第一n型掺杂剂的第二n型掺杂剂。


3.根据权利要求1所述的半导体器件，
其中，所述源极/漏极部件包括磷(P)，
其中，所述抗穿通区包括硼(B)，并且
其中，所述扩散延迟层包括砷化物(As)。


4.根据权利要求3所述的半导体器件，
其中，所述扩散延迟层包括硅和砷化物，并且
其中，所述扩散延迟层中的砷化物的浓度在约1×1020atoms/cm3和约1×1021atoms/cm3之间。


5.根据权利要求3所述的半导体器件，其中，所述抗穿通区中的硼的浓度在约1×1018atoms/cm3和约1×1019atoms/cm3之间。


6.根据权利要求1所述的半导体器件，还包括：
多个内部间隔件部件，
其中，所述多个沟道构件通过所述多个内部间隔件部件彼此部分地间隔开，并且
其中...

【专利技术属性】
技术研发人员：蔡庆威，廖翊博，杨世海，陈豪育，黄禹轩，程冠伦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71